FPGA/CPLD 今日: 3|主题: 11935|帖子: 99632 收藏本版 (115) |订阅

作者/时间 最后发表
[Quartus] quartus14引脚分配的时候为什么会出现tck,tms,tdo,tdi attach_img 2 122 平漂流 2017-12-12 平漂流 2017-12-13 22:47
[FPGA] 数字时钟管理器IP核的使用 新人帖 0 50 hnliucan520 2017-12-13 hnliucan520 2017-12-13 09:36
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载31:可综合的语法子集2 attach_img 0 56 rousong1989 2017-12-12 rousong1989 2017-12-12 20:47
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件... attach_img 1 132 rousong1989 2017-11-30 littbi 2017-12-12 15:39
[FPGA] zynq的串口中断不能触发问题 6 1897 colinjen 2014-1-15 zxq6 2017-12-12 07:26
[FPGA] 请问一个高速数据存储的方案。 7 496 zsuhh 2016-12-15 摘桃花换酒 2017-12-11 10:37
[verilog] verilog 写的串口 在一个状态机里面,有一个寄存器无法执... attach_img 14 537 ok407371195 2017-1-3 littbi 2017-12-10 22:35
[verilog] testbench的设置问题 新人帖 4 209 wyp1998911 2017-11-4 littbi 2017-12-10 21:53
SSS attach_img 2 195 为FPGA献身 2017-12-4 为FPGA献身 2017-12-10 08:39
1.8伏的LVDS信号能接到SPARTAN 6上面吗? 0 95 huijiey 2017-12-10 huijiey 2017-12-10 00:39
[FPGA] USB\SRAM 1 111 hpufly 2017-12-5 ar_dong 2017-12-9 08:52
[FPGA] cyclone iii 是不是没有 rgmii 和 gmii 硬核 1 111 速度是有方向的 2017-12-7 ar_dong 2017-12-9 08:51
看看 新人帖 1 99 曾新明 2017-12-8 gujiamao12345 2017-12-8 12:49
[VHDL] 双IO仿真 attach_img 3 106 zhulin 2017-12-8 zhulin 2017-12-8 09:54
[FPGA] FPGA访问ad7606 verilog代码共享 attachment 4 818 feihufuture 2016-9-5 lerchk 2017-12-7 21:30
[FPGA] FPGA-Verilog学习之红外接收解码_红外接收源码_明德扬资料 attachment 1 114 mdykj33 2017-8-3 shang21ic 2017-12-7 09:37
[FPGA] 新手,V6 MIG ip核 报io口不够 新人帖 1 87 Ssicayoon 2017-11-27 lwlgy 2017-12-6 22:03
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载30:可综合的语法子集1 attach_img 0 79 rousong1989 2017-12-6 rousong1989 2017-12-6 19:53
cyclone 4的lvds bank可以接3.3v吗 0 61 LIU_XF 2017-12-6 LIU_XF 2017-12-6 09:23
[FPGA] 这些网络芯片该选哪个呢 0 98 速度是有方向的 2017-12-5 速度是有方向的 2017-12-5 16:28
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载29:语法学习的经验之谈 attach_img 0 82 rousong1989 2017-12-4 rousong1989 2017-12-4 21:16
[VHDL] 基于vhdl的vga仿真失败 新人帖 0 79 littbi 2017-12-4 littbi 2017-12-4 18:56
[VHDL] 初学请教 新人帖 4 172 ICsen 2017-12-1 ICsen 2017-12-4 16:14
Microblaze下载问题 新人帖 attach_img 1 105 CCSUCL 2017-11-30 feihufuture 2017-11-30 17:15
[FPGA] 【源码】BLE智能穿戴设备视频 0 112 云图 2017-11-30 云图 2017-11-30 13:38
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载27: 内里本质探索——器件... attach_img 1 121 rousong1989 2017-11-22 原子弹001 2017-11-29 17:52
Cyclone V的板子无法从SPI Flash起机 5 189 zyingjie 2017-11-26 zyingjie 2017-11-28 13:22
[FPGA] 怎么擦除配置芯片EPCS16里面的程序 4 156 平漂流 2017-11-13 thinkabout4451 2017-11-27 09:14
[CPLD] 用CPLD编写程序,编译过程中出现下属错误,请高手帮帮 新人帖 attach_img 0 104 ZIDIZIDI 2017-11-26 ZIDIZIDI 2017-11-26 10:02
求助:帮忙推荐一款5V供电的FPGA 9 286 fhsxycq 2017-11-16 zxq6 2017-11-24 07:11
[FPGA] EMIF(dsp 1.8v电压)与FPGA该怎么连接(新手勿喷) 新人帖 1 151 fate小毛线 2017-11-23 wang_ys 2017-11-23 23:13
ISE原理图命名问题 新人帖 attach_img 0 64 辛格威尔 2017-11-23 辛格威尔 2017-11-23 13:42
[FPGA] FPGA应用于MCP2515 新人帖 2 136 骊山语罢清宵醒 2017-11-22 denike 2017-11-22 14:54
FPGA的重构方式 0 107 Violin11 2017-11-22 Violin11 2017-11-22 11:28
基于FPGA的可重构系统结构分析 0 107 Roses 2017-11-22 Roses 2017-11-22 11:26
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载26:内里本质探索——器件... attach_img 0 75 rousong1989 2017-11-21 rousong1989 2017-11-21 22:35
[FPGA] kintex7上调试ddr2时example design工程的init calib complete都没拉高 9 1987 gnr_zhao 2014-2-12 HUSUANG 2017-11-21 22:06
[FPGA] ACTEL 的smartfusion2下载错误 0 60 wangjunzunyi 2017-11-20 wangjunzunyi 2017-11-20 22:15
赛灵思fpga管脚分配 新人帖 2 175 xiaoyu@123 2017-11-18 gujiamao12345 2017-11-20 10:27
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载25:组合逻辑与时序逻辑 attach_img 1 153 rousong1989 2017-11-17 原子弹001 2017-11-19 15:06
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册 手机登录

本版积分规则

我要发帖

论坛热帖

关闭

热门推荐上一条 /4 下一条

分享 返回顶部 返回首页