今日: 0|主题: 14252|帖子: 104485 收藏 (180)
[FPGA] FPGA算法工程师、逻辑工程师、原型验证工程师有什么区别? attach_img
2025-1-8 11:29 4 13041
[FPGA] 求助FPGA状态机的条件always0和!always0是什么?(quartus II生成) 新人帖 attach_img
2025-1-8 09:40 1 7441
[CPLD] 【视频资源分享】关于CPLD的一些视频资料分享 attach_img
2024-12-27 11:04 0 6599
[FPGA] modelsim中文件无法编译 新人帖 attach_img
2024-12-23 14:40 0 6893
[FPGA] 写 Verilog 如何做到心中有电路?
2024-12-13 08:19 2 11817
[FPGA] FPGA 新人帖
2024-12-6 21:58 0 7657
这个LVDS数据波形数据怎么解读 attach_img
2024-12-6 17:59 9 14296
[FPGA] 助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
2024-12-6 17:19 0 10239
[CPLD] CPLD系统设计视频课程,附资料包 attach_img
2024-12-4 21:00 6 25099
[FPGA] 基于闪存FPGA架构M2S075/M2S100/M2S150低功耗SmartFusion2 SoC FPGA attach_img
2024-12-4 17:34 0 7841
[FPGA] 深入芯片核心,剖析SmartFusion2 SoC FPGA系列的M2S005S器件 attach_img
2024-12-3 15:56 0 7784
Xilinx DDR3控制器接口带宽利用率测试(二) digest
2024-12-3 10:48 8 10345
[FPGA] 今日说“法”:上拉、下拉电阻那点事 attach_img
2024-11-30 08:47 3 8559
[FPGA] 简谈数字电路设计中的抖动 attach_img
2024-11-30 08:46 1 9528
[FPGA] 今日说“法”:FPGA“可编程” 的 “魅惑”
2024-11-29 13:08 1 9923
[FPGA] zynq 的axi can IP问题 新人帖
2024-11-28 14:36 0 7883
[FPGA] 怎么样提高verilog代码编写水平?
2024-11-28 12:46 2 11560
[FPGA] PCIe-403和bitware性能参数对比 attach_img
2024-11-27 19:35 0 7911
[FPGA] 一文讲解单片机、ARM、MCU、DSP、FPGA、嵌入式错综复杂的关系! attach_img
2024-11-27 09:29 1 12442
Verilog 简明教程 attachment digest  ...234
2024-11-27 09:15 60 22187
[FPGA] FPGA Verilog HDL有什么奇技淫巧? attach_img
2024-11-27 09:14 1 11413
[FPGA] 双通道250Msps采集和双通道12.6Gsps回放电路设计 attach_img
2024-11-18 19:38 0 8467
[FPGA] 基于FPGA的SLVS-EC RX代码实现 新人帖 attach_img
2024-11-14 09:49 0 9085
[FPGA] 易灵思FPGA用的人多吗
2024-11-12 16:54 11 14304
[FPGA] 在米尔电子MPSOC实现12G SDI视频采集H.265压缩SGMII万兆以太网推流
2024-11-1 16:56 0 9110
[FPGA] 求基于ZYNQ的AD7768采集工程,学习参考下 新人帖
2024-10-30 21:05 1 10120
[FPGA] vivado2020**版安装在公司电脑上会有法律风险吗
2024-10-26 10:45 0 9060
[Quartus] 熟悉quartus的朋友请进请问为什么pin planner里会出现jtag信号 attach_img
2024-10-16 12:22 2 10068
[FPGA] FPGA做深度学习能走多远?
2024-9-27 20:53 0 9972
关于自动售货机设计问题,非常纠结,高手见笑了
2024-9-26 11:29 8 13201
[verilog] 自动售货机 Verilog 语言 状态机 FPGA 源代码 论文完整程序及... attach_img
2024-9-26 11:23 1 10413
[FPGA] FPGA Verilog HDL代码如何debug?
2024-9-24 19:16 0 10096
FPGA串口接收的波特率时钟满足条件但没有输出 新人帖 attach_img
2024-9-20 17:03 6 15911
[verilog] 抄篇作文-顶层模块&子模块 attach_img
2024-9-14 08:26 0 10692
[FPGA] FPGA DDR4读写实验 attach_img
2024-9-13 20:19 0 11318
[FPGA] 如何用FPGA实现一个通信系统的发射端&接收机? attach_img
2024-9-10 19:17 0 13315
[FPGA] 为什么FPGA属于硬件,还需要搞算法? attach_img
2024-9-9 16:55 0 11274
怎么采集波形中的数据 attach_img
2024-9-6 15:30 0 10470
VIO中的input怎么进行出串行数据输入
2024-9-3 07:40 0 10839
[FPGA] 8通道PCIe-SGDMA,PCIe-QDMA,PCIe-RDMA,PCIe-CDMA控制器,Xilinx FPGA,高性能低延时,介绍使用手册 attachment
2024-9-2 10:11 1 11703
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则