今日: 1|主题: 14266|帖子: 104574 收藏 (180)
赛灵思FPGA SPARTAN3A 的DDR2接口设计
2013-3-5 22:03 2 1762
异步时钟引入问题
2013-3-5 19:07 9 2015
求教各位大侠,本人初学者在写代码的时候发现一个奇怪的 attach_img
2013-3-5 17:34 4 2148
关于PCIe功耗问题
2013-3-5 17:17 19 4902
谁做过fpga接受spi通信数据?
2013-3-5 13:43 10 2794
奇怪,不能输出占空比各50%的方波
2013-3-2 13:50 9 3317
[matlab] FPGA调试工具chipscope (中文教程 attachment
2013-3-1 10:39 15 4997
[Quartus] spartan-6 150 fgg676的cadence封装哪位大虾有啊 attachment
2013-3-1 10:32 2 3010
高分求解简单问题
2013-2-28 22:39 2 2297
为何我的platform studio在新建bsb的时候没有spartan3系列的器件呢
2013-2-28 22:32 3 1578
[verilog] 悲剧啊,安装ISE 14.1后,EDK里面没有ARM-XILINX-GCC这个工具?  ...2
2013-2-28 20:40 21 6356
Xilinx 常见问题及答案 attachment  ...2
2013-2-28 19:16 30 4504
一种基于FPGA/DSP的灵巧干扰平台设计与实现
2013-2-28 17:29 6 2031
[matlab] ISE 入门与提高 attachment  ...2
2013-2-28 16:39 31 5755
新手请教,关于rocketio的设计
2013-2-28 15:58 12 3432
CPLD Partition疑问
2013-2-28 13:56 2 1826
一个关于rom的疑问
2013-2-28 13:53 5 2387
用FPGA控制硬盘时遇到的问题,请牛人帮个忙
2013-2-28 12:38 1 2046
美资企业 sunrise 诚聘FPGA engineer
2013-2-28 10:03 2 2110
视频:赛灵思 Virtex-7 PCIE Gen3 演示
2013-2-27 19:45 1 1555
致“赛灵思FPGA世界论坛”网友信 attach_img  ...2
2013-2-27 18:47 22 4721
cyclone4对仿真器有要求吗
2013-2-27 16:06 7 2105
ALtera CYclone 2 io输出低电平1.8V attach_img
2013-2-27 15:47 13 4359
赛灵思官方论坛又有免费的LX9开发板拿了!!!! attach_img  ...2
2013-2-27 14:59 23 4543
FPGA控制D液晶
2013-2-27 13:24 0 2324
spartan6的MIG里AXI究竟是怎么回事? attachment
2013-2-27 11:50 15 3731
xilinx protel99库文件 attachment
2013-2-26 21:43 16 3471
FPGA相关知识
2013-2-26 21:43 7 2533
FPGA使用的电源类型
2013-2-26 21:43 4 2536
[CPLD] 除法器余数怎么处理 attach_img
2013-2-26 21:43 4 3003
板子的结果不一致
2013-2-26 21:40 0 1955
用FPGA自带的锁相环(PLL)配置两个时钟是出问题了,求解答???
2013-2-26 20:33 1 1444
FPGA的特殊电源要求
2013-2-26 20:32 2 1889
【新手请问】想请问一下如何调用vio、 icon、 ila 这三个核
2013-2-26 20:30 1 1367
有关主板的多相供电的原理 attach_img
2013-2-26 20:21 1 2585
有没有带两个VGA接口的FPGA开发板
2013-2-26 20:18 2 1491
我想问MATLAB跟XILINX可以换吗?
2013-2-26 20:17 2 1711
FPGA的数字滤波器的制作!!
2013-2-26 20:16 1 1647
[Quartus] 毛刺问题 attach_img
2013-2-26 17:20 6 2808
关于未来,有点迷茫,求指点
2013-2-26 16:42 4 2241
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则