今日: 1|主题: 14200|帖子: 104295 收藏 (179)
赛灵思针对回程应用推出完全自适应千兆位级点对点微波调
2013-2-25 12:01 0 1499
用FPGA实现对以太网数据的汇聚处理?
2013-2-25 11:20 7 1539
chipscope调试
2013-2-25 11:17 6 3214
Bit流生成遇到很奇怪的一个问题
2013-2-25 08:18 4 3004
求助 Xilinx GTP例化、调用
2013-2-23 20:48 6 2871
赛灵思第一批7系列目标设计平台正式上市了 attachment  ...23
2013-2-23 20:21 44 7302
如何用FPGA设计一个双口RAM
2013-2-23 12:43 3 1421
用MIG生成多了两个信号c5_sys_clk和c5_sys_rst_i是什么用的? attach_img
2013-2-23 12:39 8 3553
Avalon_Microsequencer初步调试成功
2013-2-23 11:23 2 1917
异步sram测试verilog代码 attachment
2013-2-22 20:25 6 3467
基于FPGA设计与实现UART attachment  ...2
2013-2-22 20:25 21 3075
FPGA驱动VGA
2013-2-22 20:23 1 2019
独热码的使用
2013-2-22 20:22 1 2451
使用ip核的时候出现个错误,哪位大侠帮忙解决下
2013-2-22 20:18 1 2198
FPGA设计需要的技能
2013-2-22 20:17 1 1490
用PLL产生180度的时钟有问题
2013-2-22 20:07 1 1604
FPGA 片间通信的建议
2013-2-22 19:42 1 2103
Verilog程序经验谈 agree
2013-2-22 16:26 17 1785
关心一下我们国家的3G、4G技术!
2013-2-22 16:26 16 2162
Quaruts II 编译向量的数组报错
2013-2-22 16:23 6 7067
小弟求助,EPCS4写入程序但不运行
2013-2-22 16:15 3 1486
领奖截止日期:2月28日,大家早点啊 attachment agree  ...23456..17
2013-2-22 16:01 337 23335
HSWAP管脚上下拉选择
2013-2-22 15:59 2 4506
关于VHDL例化的一点问题
2013-2-22 15:40 1 1523
多种EDA工具的FPGA协同设计
2013-2-22 15:30 5 1428
请教在FPGA设计中为什么多采用D触发器的结构
2013-2-22 15:19 19 4839
fpga综合时候设置tsu
2013-2-22 15:03 3 1658
在CPLD上定义了输入输出口为总线数据线问题
2013-2-22 14:54 3 1580
FPGA时序分析(三) attachment
2013-2-22 14:00 3 2222
FPGA知识基本方向
2013-2-22 13:05 17 2220
怎么才能使148.5M分频到3.072M attach_img  ...2
2013-2-22 13:03 26 5612
集成电路发明者杰克·基尔比
2013-2-22 11:39 5 2113
fpga开发板上的几个疑问
2013-2-21 21:56 1 1969
FPGA时序分析(二) attachment
2013-2-21 21:53 16 2952
用PLL产生180度的时钟有问题
2013-2-21 20:33 3 1434
哪位高手做过任意波形发生器?
2013-2-21 20:31 4 1396
数据输入不能 赋值
2013-2-21 20:30 3 1755
求助 基于fpga的语音接口设计
2013-2-21 20:28 3 1397
fpga延时问题
2013-2-21 20:27 3 3803
[Quartus] spartan-6 输入延时实现
2013-2-21 20:26 2 2689
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则