今日: 1|主题: 14266|帖子: 104574 收藏 (180)
用PLL产生180度的时钟有问题
2013-2-22 20:07 1 1921
FPGA 片间通信的建议
2013-2-22 19:42 1 2455
Verilog程序经验谈 agree
2013-2-22 16:26 17 2377
关心一下我们国家的3G、4G技术!
2013-2-22 16:26 16 2656
Quaruts II 编译向量的数组报错
2013-2-22 16:23 6 7526
小弟求助,EPCS4写入程序但不运行
2013-2-22 16:15 3 1729
领奖截止日期:2月28日,大家早点啊 attachment agree  ...23456..17
2013-2-22 16:01 337 26484
HSWAP管脚上下拉选择
2013-2-22 15:59 2 4956
关于VHDL例化的一点问题
2013-2-22 15:40 1 1811
多种EDA工具的FPGA协同设计
2013-2-22 15:30 5 1965
请教在FPGA设计中为什么多采用D触发器的结构
2013-2-22 15:19 19 5564
fpga综合时候设置tsu
2013-2-22 15:03 3 1859
在CPLD上定义了输入输出口为总线数据线问题
2013-2-22 14:54 3 1742
FPGA时序分析(三) attachment
2013-2-22 14:00 3 2704
FPGA知识基本方向
2013-2-22 13:05 17 2665
怎么才能使148.5M分频到3.072M attach_img  ...2
2013-2-22 13:03 26 6161
集成电路发明者杰克·基尔比
2013-2-22 11:39 5 2663
fpga开发板上的几个疑问
2013-2-21 21:56 1 2262
FPGA时序分析(二) attachment
2013-2-21 21:53 16 3607
用PLL产生180度的时钟有问题
2013-2-21 20:33 3 1737
哪位高手做过任意波形发生器?
2013-2-21 20:31 4 1627
数据输入不能 赋值
2013-2-21 20:30 3 2052
求助 基于fpga的语音接口设计
2013-2-21 20:28 3 1572
fpga延时问题
2013-2-21 20:27 3 4054
[Quartus] spartan-6 输入延时实现
2013-2-21 20:26 2 2898
VIRTEX 5 中文手册 attachment agree  ...2
2013-2-21 19:50 33 6476
关于FPGA的复位信号问题
2013-2-21 19:28 2 2425
请教有关FPGA就业的问题  ...23
2013-2-21 18:52 45 9029
搞FPGA是吃青春饭吗?  ...2345
2013-2-21 17:31 90 25536
QUARTUS设计基础篇 attachment
2013-2-21 16:40 10 2596
大家讨论一下这个RTL的code综合成门电路后会是什么样子
2013-2-21 16:36 13 4409
vga只能输出8色的图片吗?如何用vga输出256色的图片?
2013-2-21 15:32 2 2309
赛灵思针对大批量应用大幅提升设计生产力
2013-2-21 11:40 1 1364
ISE差分信号怎么处理
2013-2-21 11:01 5 5283
基于C/C++的大规模FPGA设计
2013-2-21 10:05 9 1955
FPGA控制LCD12864
2013-2-20 21:23 0 1339
verilog简单问题求助. attach_img
2013-2-20 20:39 7 2011
[verilog] Xilinx 7系列FPGA使用之CLB
2013-2-20 20:15 4 2076
FPGA如何改变改变嵌入设计格局?
2013-2-20 20:13 7 1548
高画质图框的存取及影像强化运算
2013-2-20 16:52 0 1188
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则