收藏本版 |订阅

今日: 0|主题: 14377|帖子: 104893

HSWAP管脚上下拉选择
2013-2-22 15:59 2 5109
关于VHDL例化的一点问题
2013-2-22 15:40 1 1898
多种EDA工具的FPGA协同设计
2013-2-22 15:30 5 2170
请教在FPGA设计中为什么多采用D触发器的结构
2013-2-22 15:19 19 5841
fpga综合时候设置tsu
2013-2-22 15:03 3 1968
在CPLD上定义了输入输出口为总线数据线问题
2013-2-22 14:54 3 1823
FPGA时序分析(三) attachment
2013-2-22 14:00 3 2800
FPGA知识基本方向
2013-2-22 13:05 17 2817
怎么才能使148.5M分频到3.072M attach_img  ...2
2013-2-22 13:03 26 6638
集成电路发明者杰克·基尔比
2013-2-22 11:39 5 3068
fpga开发板上的几个疑问
2013-2-21 21:56 1 2369
FPGA时序分析(二) attachment
2013-2-21 21:53 16 3823
用PLL产生180度的时钟有问题
2013-2-21 20:33 3 1854
哪位高手做过任意波形发生器?
2013-2-21 20:31 4 1742
数据输入不能 赋值
2013-2-21 20:30 3 2147
求助 基于fpga的语音接口设计
2013-2-21 20:28 3 1683
fpga延时问题
2013-2-21 20:27 3 4164
[Quartus] spartan-6 输入延时实现
2013-2-21 20:26 2 3015
VIRTEX 5 中文手册 attachment agree  ...2
2013-2-21 19:50 33 7019
关于FPGA的复位信号问题
2013-2-21 19:28 2 2486
请教有关FPGA就业的问题  ...23
2013-2-21 18:52 45 9491
搞FPGA是吃青春饭吗?  ...2345
2013-2-21 17:31 90 26653
QUARTUS设计基础篇 attachment
2013-2-21 16:40 10 2817
大家讨论一下这个RTL的code综合成门电路后会是什么样子
2013-2-21 16:36 13 4763
vga只能输出8色的图片吗?如何用vga输出256色的图片?
2013-2-21 15:32 2 2438
赛灵思针对大批量应用大幅提升设计生产力
2013-2-21 11:40 1 1480
ISE差分信号怎么处理
2013-2-21 11:01 5 5477
基于C/C++的大规模FPGA设计
2013-2-21 10:05 9 2118
FPGA控制LCD12864
2013-2-20 21:23 0 1428
verilog简单问题求助. attach_img
2013-2-20 20:39 7 2151
[verilog] Xilinx 7系列FPGA使用之CLB
2013-2-20 20:15 4 2286
FPGA如何改变改变嵌入设计格局?
2013-2-20 20:13 7 1684
高画质图框的存取及影像强化运算
2013-2-20 16:52 0 1258
FIFO使用技巧
2013-2-20 16:37 5 2183
[Quartus] 通过usb连接em770w attachment
2013-2-20 16:29 2 2128
FGPA学习很迷茫
2013-2-20 16:21 11 3824
FPGA高级设计——时序分析和收敛
2013-2-20 16:16 3 2398
真正运行起来一段时间后,就断电了。。。是芯片不稳定吗?
2013-2-20 15:37 7 2311
VHDL 编写 testbench attach_img
2013-2-20 13:28 9 2405
[verilog] 7系列FPGA数据手册下载 attachment
2013-2-20 12:03 8 3323
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部