今日: 1|主题: 14266|帖子: 104574 收藏 (180)
用FPGA实现音频采样率的转换
2013-1-31 10:12 2 2501
ISE约束文件*.ucf的写法
2013-1-31 10:11 1 2183
FPGA基础之时序设计
2013-1-31 10:11 7 2321
FPGA前辈的例子源代码,参考下 attachment agree  ...2
2013-1-31 10:02 36 5073
技术人员何去何从
2013-1-31 10:01 1 2417
问大家一个问题
2013-1-31 09:55 1 2746
请教大家一个问题
2013-1-31 09:54 1 14160
应该怎样写程序解决这个问题
2013-1-31 09:49 2 1508
请教一下括号里面东西的含义
2013-1-31 09:48 2 2497
xilinx和altera的fpga的不同之处
2013-1-31 09:45 7 3932
在ISE中插入EDK程序
2013-1-31 09:36 4 2439
[matlab] FPGA的引脚定义有什么要求吗?
2013-1-31 09:36 17 5511
求助
2013-1-31 09:33 1 1241
请教大家个问题:`include一个.v文件和直接例化一个这个文件有什么不同?
2013-1-31 09:32 1 1524
Xilinx携手科通启动Zynq-7000 EPP全国6地巡回专题研讨会
2013-1-31 09:21 5 1951
我想读一个rom 请问怎么使能去读呢??
2013-1-31 09:14 1 1397
S2C发布最新支持设计分割优化原型验证平台Quad V7
2013-1-30 23:03 3 1561
Xilinx开发工具在Ubuntu下使用问题----PlanAhead XilinxSDK打开网页
2013-1-30 22:57 8 2815
用spartan6 做了个CPU, 还做了个编译器 ho ho ho  ...2
2013-1-30 22:57 21 4035
Altera DE2原厂版缺少实验教程 attachment  ...2
2013-1-30 22:56 20 3260
Verilog的数据类型
2013-1-30 22:56 1 1906
Xilinx FPGA设计约束的分类
2013-1-30 22:55 9 2677
使用ModelSim自动生成状态机FSM的状态转换图
2013-1-30 22:55 1 2568
FPGA加速无线通信系统软基站的实现 (1)
2013-1-30 22:22 17 2694
FPGA加密方法
2013-1-30 22:21 0 3052
关于用CPLD控制ADC7862疑问
2013-1-30 22:20 17 2588
FPGA双雄新年展望——新产品步入新阶段 attach_img
2013-1-30 22:19 9 1898
赛灵思推出Vivado设计套件WebPACK版本
2013-1-30 22:19 8 1748
FPGA和DSP明帮暗战,争夺20亿美元高性能信号处理市场
2013-1-30 22:17 0 1466
GSM给您讲讲DDR3 PCB布线的时候到底要不要考虑内部走线的长度 attachment digest
2013-1-30 20:22 8 5541
GSM给您说说XILINX FPGA对内存的需求 attach_img digest agree  ...23
2013-1-30 20:17 52 6361
GSM教你使用ISE查看FPGA的LUT实现逻辑功能(完成) attach_img digest agree  ...23
2013-1-30 20:15 56 9123
GSM和大家聊聊使用ISE进行综合与优化一点事情(完成) digest  ...2
2013-1-30 20:14 20 5527
祝赛灵思FPGA世界
2013-1-30 20:10 5 2467
[matlab] 哪本书适合新人学FPGA、xilinxISE
2013-1-30 20:05 11 2649
[Quartus] MCB中的数据分配
2013-1-30 20:03 8 2573
Incisive 12.2版本融入Cadence验证IP
2013-1-30 17:26 9 2652
我想利用示波器观察FPGA引脚输出,怎么操作?
2013-1-30 17:23 17 3979
CPLD和FPGA求助
2013-1-30 17:01 6 2673
[matlab] EDK中输入时钟
2013-1-30 15:36 3 2523
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则