FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14266|帖子: 104574 收藏 (180)

1 ... 190 191 192 193194195 196 197 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


Verilog HDL语言always块未声明positive或negative导致的时钟不对准时钟 verilog Positive FangTT 2013-1-30 13:52 5 2979
添加时序约束的技巧分析时序时钟信号 DragonKing88 2013-1-30 13:49 13 5938
使用FPGA实现串口 FPGA PGA 串口梅花望青竹 2013-1-30 13:16 17 2776
Attribute作用是什么 TE Box ce entepino 2013-1-30 10:31 4 1767
GSM给您聊聊XST和Synplify Pro综合结果的区别（完成） ...2 3 4 5 GSM Synplify ST GoldSunMonkey 2013-1-30 10:10 88 13701
谁能告诉我FPGA和ARM如何实现通信啊 ARM FPGA PGA 廊桥拾梦 2013-1-30 09:13 16 8474
[FPGA] Zynq的教学视频 zynq 工程师赛灵思 SuperX-man 2013-1-30 08:51 12 3031
[CPLD] 请教一个在线重新加载Spartan-3AN片子的问题 spartan-3a FPGA PGA master0722 2013-1-30 01:15 15 4463
IMPACT下载时出错 IMPACT flash COM 1003704680 2013-1-30 00:55 5 2232
virtex6 pcie中断问题 PCIe Virtex6 datasheet zhoumingzr 2013-1-29 23:26 2 1796
spartan3 ddr控制器给出的用户接口有auto_ref_req 和 ar_done信号信号接口 spartan3 zhoumingzr 2013-1-29 23:26 2 1574
我用8Mhz的CLK可以吗？ hz 数模转换器转换器 huofeijingfe 2013-1-29 22:54 2 1428
从串模式的时候，是不是把bin文件（xilinx）找到flash中？抑或是其它文件 flash XILINX huofeijingfe 2013-1-29 22:54 2 1378
[modelsim] 基于FPGA的1394b光纤总线接口设计 FPGA 光纤总线接口 kkzz 2013-1-29 22:45 3 2623
一个诡异的现象 se os ni zengweion 2013-1-29 22:08 16 2552
pll输出能否通过设置全局时钟约束接到普通io口上？ IO 时钟 PLL seaundersky 2013-1-29 22:05 17 10116
xilinx 中国通讯纸质版 XILINX 通讯 jakfens 2013-1-29 21:48 3 1461
关于fpga的简单问题 FPGA PGA spartan lzkun2008 2013-1-29 21:16 18 2555
NAND FLASH诡异的问题, flash NAND AD resxpl 2013-1-29 21:09 8 2415
FAE讲堂：利用赛灵思FGPA实现降采样FIR滤波器赛灵思 fir滤波器 FGPA xjsxjtu 2013-1-29 18:00 8 3405
ModelsimSE6.5注册机和*指南(^__^) ModelSimSE AC 软件 chen0204 2013-1-29 16:51* 18 2398
xilinx 中国通讯下载 XILINX 通讯 jakfens 2013-1-29 16:37 0 1644
用FPGA控制LCD12864的一点问题 FPGA LCD12864 控制醉小清风 2013-1-29 14:52 0 1244
能否在DCM输入频率变化的情况下，其输出频率不变频率变化 DCM hz zhulin 2013-1-29 14:16 6 2136
[Quartus] DDR3的CLK和CLK#的端接问题 DDR3 AN spartan mmoliver 2013-1-29 11:37 7 9756
IN_TERM是端接电阻？电阻 TE wuhaidianzi 2013-1-29 11:12 4 1987
用CPLD做spi通信时spi的SCK时钟怎么确定啊是需要跟cpld的时钟同步吗 spi通信时钟同步廊桥拾梦 2013-1-29 09:11 0 1948
有关于spi从机输出信号SDI（主机输入信号）的处理输出信号 sd 廊桥拾梦 2013-1-29 09:07 2 1797
菜鸟询问：想走FPGA的硬件路，该怎么来学习好？求介绍书 FPGA 硬件编程黄灿群 2013-1-29 09:03 11 1676
关于LVDS LVDS hjjnet 2013-1-29 00:49 11 3227
FPGA典型应用及解决方案 ...2 3 FPGA ASIC 数字信号处 amini 2013-1-29 00:40 46 6676
Xilinx下载电缆原理图 ...2 3 XILINX 原理图电缆 amini 2013-1-29 00:33 46 6710
基于FPGA的两相步进电机细分驱动电路设计 FPGA 步进电机驱动电路设计 xlhtracy 2013-1-29 00:24 9 1777
[matlab] 一种用 VHDL设计实现的有线电视机顶盒信源发生方案有线电视信源 VHDL设计 lzmm 2013-1-29 00:23 8 2564
[CPLD] PIC单片机如何配制FPGA FPGA pic单片机 yzkn 2013-1-29 00:20 1 2026
ISE综合过程中，两个模块放一块的综合频率大于其中一个模块的单独综合频率 se hz 仿真 neufeifatonju 2013-1-29 00:13 11 3111
分析一个简单CPLD程序问题 buffer LED wuhaidianzi 2013-1-29 00:09 4 2329
Xilinx VHDL RAM 的初始化 VHDL XILINX wrigleymint 2013-1-29 00:08 7 3570
想问下各位大神，如何将八位的数据，分成高四位和第四位进行赋值呢数据赋值 weishukongji 2013-1-29 00:04 2 1957
[matlab] vivado HLS的视频教程 Vivado 视频教程 VivadoHLS SuperX-man 2013-1-29 00:00 3 2784