FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 3|主题: 14266|帖子: 104574 收藏 (180)

1 ... 191 192 193 194195196 197 198 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[CPLD] 请教关于spartan-3an的问题，如何烧写到片内flash ...2 flash spartan-3a xiaoweihua 2013-1-28 23:48 21 8657
AD里面鼠标扫过就显示网络那个怎么设置啊？网络 AD ywert000 2013-1-28 23:16 1 1535
请教个问题，在QUARTUS里定义了一个寄存器变量 UART weishukongji 2013-1-28 23:10 2 3082
请问 ISE planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义？ PlanAhead 管脚 TE wuhaidianzi 2013-1-28 23:10 3 2654
PECL电平怎么跟LVPECL电平相互转换？ LVPECL 电平 TTL 吴雅婷 2013-1-28 23:05 2 2414
高温FPGA [ FPGA PGA FPGA芯片 dwananqinyan 2013-1-28 22:38 6 2805
[Quartus] FPGA时钟引脚问题？求指教。 FPGA 引脚时钟 wolftc 2013-1-28 22:21 11 8755
请问 ISE planahead IO管脚约束界面的IN_TERM,OUT_TERM项是什么含义？ PlanAhead 管脚 TE qwempty 2013-1-28 22:16 1 2250
求教个问题，怎样用ＶＨＤＬ语言实现并行输入，串行输出串行并行 qwempty 2013-1-28 22:16 1 1320
赛灵思Zynq-7000 All Programmable SoC获年度最具潜力新技术奖提名 SOC Zynq-7000 赛灵思 xjsxjtu 2013-1-28 21:23 4 1899
用schematic写的顶层文件能不能用modelsim仿真？ modelsim schematic 仿真 mentoscui 2013-1-28 21:10 3 2319
ISE约束文件的基本操作 se ST TI wmsk 2013-1-28 21:09 4 2752
针对赛灵思ISE工具的verilog编程经验小结赛灵思 verilog编程 se lxAPP 2013-1-28 21:08 11 2748
FPGA输出LVPECL转PECL的问题 FPGA LVPECL PGA cot45 2013-1-28 21:07 2 2491
这样得到的bit_num即为位置。但电路出现自锁，求解其他算法？电路 ge RS mentoscui 2013-1-28 21:05 4 1925
对于SPI接口的AD，有必要用Verilog描述一个标准的SPI接口吗？ verilog AD zhpg009 2013-1-28 21:03 2 1692
Virtex-6 FPGA SPI Configuration Interface应用的几点建议 configuration FPGA 星星之火红 2013-1-28 21:00 2 1984
紧急求助！！！如何在planahead中查看延迟？ PlanAhead UART shiyinjita 2013-1-28 20:59 2 1587
超详细的FPGA网站大全 FPGA ic ST dwananqinyan 2013-1-28 20:59 9 2591
xilinx的约束实现（1） XILINX TI 时钟 shang651 2013-1-28 20:57 3 2214
ISE约束文件.ucf的写法 se ST dc wmsk 2013-1-28 20:56* 4 1997
FPGA牛人的经验分享 FPGA ic 信号 liuww1989 2013-1-28 11:17 9 2378
[matlab] 【转】ISE工程文件的管理--如何建立一个最小工程 se Synplify TE AutoESL 2013-1-28 09:03 8 3611
基于FPGA的图像处理（五）--状态机 FPGA 图像处理 LMQQ 2013-1-27 20:55 4 1468
求助 ce se TI lishaonan 2013-1-27 20:55 13 2658
虽然一笑了之，可是还是很失落。－转电子星星之火红 2013-1-27 20:54 6 1336
ddr2 ipcore 应用的问题 DDR IPCore 信号 lxAPP 2013-1-27 20:48 9 3427
关于插入CHIPSCOPE带来的时序干扰 ChipScope 时序调试 CHENBINGSTER 2013-1-27 14:43 10 3544
[VHDL] 基于PCI_X和RocketIO的高速数据传输系统设计 PCI RocketIO 系统设计 lzmm 2013-1-27 09:45 14 2558
是不是没有约束好输出约束 PCB 时钟 tmkdfan 2013-1-26 18:52 7 1998
还有现在人在使用ISE11.3的有效licensen吗 license 软件 NEMIWei 2013-1-26 18:51 9 2020
fpga和DSP之间进行数据传输有几种方案 DSP FPGA 数据传输 wrigleymint 2013-1-26 18:46 1 1444
FPGA工作调试方式 FPGA 调试软件 wrigleymint 2013-1-26 18:44 1 1794
FPGA最大频率 FPGA PGA 时钟 dousfoulexd 2013-1-26 18:12 1 1934
FPGA IP核的相关问题 FPGA ip核 robbins37 2013-1-26 17:56 1 1952
UART收发逻辑Verilog代码 UART verilog代码 AC robbins37 2013-1-26 17:43 1 1680
有关chipscope的问题 ChipScope 管脚 pc 403464238 2013-1-26 17:01 7 2279
All Programmable星球社区,社区中的战斗区！ Programmable ic ni SuperX-man 2013-1-26 15:00 17 4131
论坛周年庆活动一 —“赛灵思X-Man荣誉勋章进阶” ...2 3 赛灵思 AN FPGA SuperX-man 2013-1-26 14:58 40 6744
[Quartus] 在SDK中读写DDR2的问题 DDR sdk 读写 charlydady 2013-1-26 14:57 8 2597