今日: 2|主题: 14200|帖子: 104296 收藏 (179)
基于赛灵思(xilinx)Virtex-5的音视频监视系统设计
2013-3-10 20:03 2 1526
十问赛灵思内置28Gbps收发器的Virtex-7 HT系列
2013-3-10 20:02 2 1291
RocketIO及其在高速数据传输中的应用
2013-3-10 20:02 1 1841
微处理器MicroBlaze在雷达系统中的应用
2013-3-10 20:02 1 2088
赛灵思Virtex-5 FPGA力助LTE仿真器
2013-3-10 20:01 1 1466
手把手课堂:赛灵思FPGA设计时序约束指南
2013-3-10 20:01 1 1980
使用多MicroBlaze微处理器简化 实时汽车系统中的集成工作
2013-3-10 20:01 1 2476
进位链 attachment
2013-3-10 19:43 18 3461
经典FPGA_开发板原理图 分享 attachment  ...2
2013-3-10 19:33 36 4133
关于双Nios CPU,多串口中断接收的思考,处理迸发数据的传输
2013-3-10 19:32 2 1971
FPGA/CPLD状态机的稳定性研究
2013-3-10 18:58 3 1827
基于FPGA的电动机微机保护实现方法
2013-3-10 18:52 4 1441
奇怪的通讯方式 attach_img
2013-3-10 17:20 8 1942
`define和parameter有什么区别么,求解
2013-3-10 15:54 9 2807
VGA显示黑屏,漂浮“hz?”字样
2013-3-10 14:55 8 1910
实际上是Virtex-4 ML405 VGA
2013-3-10 14:55 5 1454
谁有FPGA初始化DM9000的程序
2013-3-10 14:24 9 2152
谈谈赛灵思(xilinx )FPGA 配置电路设计
2013-3-10 13:07 3 2034
关于PCIE CORE 的问题 xilinx
2013-3-10 11:20 9 2963
fifo
2013-3-10 10:46 14 2187
赛灵思(Xilinx)如何实现更出色的工业自动化应用?
2013-3-10 05:10 9 1637
verilog简单问题求教  ...2
2013-3-10 00:22 25 3352
问个关键路经的问题 attach_img
2013-3-10 00:19 8 1694
初学verilog,感觉遇到逻辑电路力不从心! attach_img
2013-3-9 22:44 9 1762
FPGA时序收敛
2013-3-9 22:22 2 1974
赛灵思 Zynq-7000 All Programmable SoC 加速工业自动化生产力
2013-3-9 22:20 9 1643
Kintex目前需求最大,Artix和ZYNQ未来潜力最大
2013-3-9 22:20 10 2094
ISE增量编译技术的使用 agree
2013-3-9 22:19 12 7511
[CPLD] iMPACT:2356 - Platform Cable USB firmware must be updated
2013-3-9 22:16 18 2573
贡献一个测试示波器捕获率的小程序
2013-3-9 22:16 4 1355
FPGA创新技术实现广播到“超广播”的飞跃
2013-3-9 22:13 2 2153
B D T I研究认证以D S P为核心的FPGA设计的高级综合流程
2013-3-9 22:12 2 1603
基于FPGA和SMT387的SAR数据采集与存储系统
2013-3-9 22:09 2 1272
有做过8051软核的朋友吗?!
2013-3-9 21:50 1 1041
基于FPGA的雷达脉冲预分选器设计
2013-3-8 21:27 3 1701
成功解决FPGA设计时序问题的三大要点
2013-3-8 21:26 3 1635
FPGA设计当中的功耗问题
2013-3-8 21:26 3 1575
FPGA 一步一步轻松入门 attachment  ...234
2013-3-8 21:25 60 10377
为何接受不到值?
2013-3-8 21:23 8 1279
为什么我多余定义的信号不报警告呢?
2013-3-8 21:22 3 1474
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则