FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 3|主题: 14199|帖子: 104292 收藏 (179)

1 ... 92 93 94 959697 98 99 100 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


请教猴哥，关于之前OC3使用FPGA实现的问题 FPGA实现位移内核 luoxiaobao333 2016-9-10 09:56 1 530
[FPGA] Synplify pro综合结果作为ISE/Vivado的输入？ Synplify Vivado se azzzztec 2016-9-10 01:52 0 1959
[FPGA] 例说FPGA连载30：PLL例化配置与LED之功能概述 FPGA LED PGA rousong1989 2016-9-9 18:11 0 522
小白的问题 qsf 管脚分配管脚分配信号 EDAbuffalo 2016-9-8 20:32 2 692
[modelsim] 求帮忙解决。 TI SIM LSI 陈齐 2016-9-7 20:59 0 745
[FPGA] 例说FPGA连载29：HDMI显示驱动子板设计 FPGA HDMI rousong1989 2016-9-7 16:24 0 760
xupv5-lx110t以太网接口调试问题以太网接口接口调试开发板 ymd19891202 2016-9-7 16:12 13 3523
[FPGA] 编译出错求解编译 AD IO 遇见你最美 2016-9-6 13:33 1 775
FPGA内部芯片结构介绍 FPGA PGA 芯片 wwl933 2016-9-6 12:47 1 671
[FPGA] 例说FPGA连载28：VGA显示驱动子板设计 FPGA PGA VGA rousong1989 2016-9-6 07:56 1 535
[verilog] 代码代码 verilog verilo sdnuxuliye 2016-9-5 11:12 1 847
[CPLD] 求助：CPLD原理图库中的施密特触发器在哪里原理图施密特触发器 lhqlhq2 2016-9-4 13:44 2 1350
[FPGA] 例说FPGA连载27：7寸工业液晶屏子板设计 FPGA PGA 液晶 rousong1989 2016-9-2 15:22 0 760
[FPGA] 【新手党】求问下ISE中调用ROM ip核的步骤和详细过程 ip核 ROM se ynhp0428 2016-9-2 14:47 0 656
[CPLD] CPLD 做ADC转换 ADC转换光敏 297229936 2016-9-1 17:28 10 1977
FPGA设计者的5项基本功 FPGA设计仿真 hdl语言嵌入式技术交流 2016-9-1 15:27 4 1122
[VHDL] 进位保留加法器怎样求和？？加法器 tastya 2016-9-1 09:45 1 987
[FPGA] 例说FPGA连载26：AV视频采集子板设计 FPGA PGA 视频采集 rousong1989 2016-8-31 18:08 0 541
[FPGA] 求助，microblaze实用教材 MICROBLAZE XILINX 嵌入式一木随风 2016-8-31 11:52 0 821
[VHDL] 新手求教 HDL VHDL hd 诺空199308 2016-8-30 09:13 6 814
请教SPI FLASH flash wolfskin 2016-8-29 21:16 0 585
[FPGA] FPGA如何实现可编程 FPGA PGA 编程 clearlovecolor 2016-8-29 16:57 2 962
[FPGA] fpga高手看过来 FPGA PGA utopiaworld 2016-8-29 15:29 0 651
[FPGA] 用PCI的IP做CPCI通讯板卡板卡通讯 feitianxiaozi 2016-8-29 10:18 2 797
[FPGA] 求助牛人——PFGA做锁相环信号相位 wanzhiwenli 2016-8-28 17:57 7 1153
[FPGA] 例说FPGA连载25：CMOS摄像头子板设计 cmos摄像头 FPGA rousong1989 2016-8-27 17:40 0 867
工作需要想买个FPGA开发板，黑金的怎么样？ FPGA PGA 开发板 qx19921014 2016-8-27 15:03 8 3269
[FPGA] FPGA UART写FIFO错误 FIFO FPGA UART sysuzhiyang 2016-8-27 11:22 1 1172
[FPGA] 关于ALTERA FPGA自动生成的FIFO的USEDW altera FIFO FPGA 小研究 2016-8-27 11:10 1 5753
[FPGA] 手册中的Number of LABs/CLBs是什么意思？ ABS Lab number 28182900 2016-8-26 19:52 1 2231
[FPGA] 33窗口生成模块，用于生成滤波的滑动窗口，得到窗口内的所有元素数据滤波滑动窗口 verilog 魔人布欧 2016-8-25 20:00* 2 1073
XILINX的IBERT测试问题求教 XILINX 通讯板卡 leech42 2016-8-25 11:15 4 5388
[FPGA] 例说FPGA连载24：FX2（USB 2.0）外设子板设计 USB FPGA FIFO rousong1989 2016-8-24 17:10 0 790
[verilog] 语法迷点语法 Agl123 2016-8-24 15:01 2 859
[FPGA] 每当 dis_data有变化就产生一个高脉冲该怎么写啊脉冲 start ST 28182900 2016-8-24 12:07 6 924
[FPGA] 例说FPGA连载23：UARTUSB外设子板设计 FPGA PGA UART rousong1989 2016-8-23 17:03 0 568
[FPGA] 手册中的Number of LABs/CLBs是什么意思？ ABS Lab number 28182900 2016-8-23 07:07 0 1081
[CPLD] 我在以前的代码基础上，又加入部分的代码，逻辑单元使用量竟然减少了，求告知代码 altera verilo 郭一 2016-8-22 09:25 2 830
Lattice isplever中怎么设置才能让综合时不把逻辑门优化掉？ isplever lattice 仿真 bzy812 2016-8-21 09:33 12 2538
[FPGA] 例说FPGA连载22：ADDA外设子板设计 ADDA FPGA PGA rousong1989 2016-8-20 22:38 1 826