收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

[FPGA] 二进制补码和数学表达式解惑 attach_img
2016-12-16 14:19 3 1570
[CPLD] 用Python开发CPLD 新人帖
2016-12-15 16:23 8 2259
[modelsim] QuestaSim 10.1d分享(貌似比Modelsim功能强大)
2016-12-15 16:20 12 8445
[FPGA] FPGA笔记一千篇第1篇--------ISE之modelsim技巧 - [阅读权限 90]attach_img
2016-12-15 08:13 3 42
[FPGA] FPGA配置问题
2016-12-14 12:09 3 1038
[FPGA] 多系统时钟同步问题,不知道大家有没有好的解决方法 新人帖
2016-12-14 11:19 1 1185
FPGA教程,串口调试 attachment
2016-12-13 17:42 16 3796
[FPGA] FPGA串口通信的问题:
2016-12-12 21:59 1 1204
[FPGA] 例说FPGA连载57:液晶驱动功能概述 attach_img
2016-12-12 17:27 0 894
[FPGA] 求助spartan-6 新人帖
2016-12-12 11:03 1 1074
[FPGA] FPGA——概念篇(1) attach_img
2016-12-9 20:44 2 1322
[FPGA] FPGA仿真之modelsim attach_img
2016-12-9 16:02 1 900
FPGA选型资源大些做算法就是爽 attach_img
2016-12-8 16:05 2 1611
[FPGA] 例说FPGA连载53:NAND Flash实例之Avalon-MM总线 attach_img
2016-12-7 10:05 2 1411
有关XC5VSX95T PCIE DMA传输数据量的问题
2016-12-6 22:27 8 4537
[FPGA] 图像处理的隔行去抖的原理是什么呢?
2016-12-6 08:49 3 1188
[FPGA] 例说FPGA连载56:VGA显示驱动之复用引脚设置 attach_img
2016-12-5 17:56 0 910
[FPGA] IODELAY2
2016-12-5 16:38 5 5022
AD9958问题请教 新人帖
2016-12-4 12:43 0 967
谁有可设置任意波特率的Uart程序(verilog的)? attach_img  ...2
2016-12-3 19:02 21 6682
Ubuntu下安装synplify的问题
2016-12-2 07:26 0 2085
[FPGA] 关于Altera FPGA下载及配置的几点问题
2016-12-2 01:18 0 1295
[verilog] FSM問題請教 新人帖
2016-12-1 17:49 0 1031
[FPGA] 例说FPGA连载54:NAND Flash实例之Avalon-ST总线 attach_img
2016-12-1 17:11 0 985
请教一个 ALTERA NIOS 定制指令的问题
2016-12-1 15:36 0 824
[modelsim] modelsim仿真错误的问题 新人帖
2016-11-30 15:22 3 4124
[modelsim] 最简单的modelsim问题 新人帖
2016-11-30 15:18 1 1157
需要一款FLASH开发板,求推荐 新人帖
2016-11-30 15:16 2 824
[modelsim] 请问能不能从excel里导入输入呀? 新人帖
2016-11-30 10:27 2 1462
LATTICE 外部烧写问题,大神帮忙看下,急急!!
2016-11-29 08:54 4 1424
[verilog] 常用的RTL级建模
2016-11-28 22:07 0 1418
[verilog] uart与iic相互通信
2016-11-28 12:19 1 1020
简单问题:FPGA设计输出一个1KHz的方波方法?
2016-11-27 11:22 2 2183
[FPGA] 基于Xilinx MIS IP的DDR3读写User Interface解析 attach_img
2016-11-26 17:26 1 1613
[FPGA] 谁用过altera 的sdi ip 核吗 新人帖
2016-11-25 10:46 0 1322
[verilog] 38译码器源代码分析
2016-11-24 21:37 0 1476
[FPGA] 关于FPGA IO兼容5V电压输入的CLAMP DIODE开启问题
2016-11-24 20:34 1 2020
[modelsim] modelsim安装时 找不到文件mgls.dll 新人帖
2016-11-24 18:49 1 8872
[FPGA] 下面的NCverilog tcl脚本内容求大神帮忙解释一下
2016-11-24 11:55 0 1534
[verilog] 三人表决器的设计实现 attach_img
2016-11-23 20:50 0 3281
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部