FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14377|帖子: 104893

1 ... 94 95 96 979899 100 101 102 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] xps生成网表成功，但是不能生成比特流，也没有报错 ps anal analyzing 秋风晴 2016-11-16 15:59 0 806
[FPGA] SM3算法FPGA的实现 FPGA PGA AC feihufuture 2016-11-15 21:19 1 1094
[FPGA] FPGA选型 FPGA 选型 AC feihufuture 2016-11-15 15:54 2 875
[FPGA] 例说FPGA连载47：Qsys系统搭建与软件开发之导入软件工程 FPGA PGA 软件 rousong1989 2016-11-14 16:39 0 820
[FPGA] XINLINX fpga FPGA PGA xinlinx 281110040 2016-11-13 22:24 4 1792
[FPGA] xps导入到SDK时，sdk不启动 sdk sd ps 秋风晴 2016-11-13 22:04 4 1021
[FPGA] 中国投资公司将收购FPGA/PLD厂商莱迪思半导体 FPGA 半导体莱迪思 ljyconn 2016-11-13 12:01 3 1409
[FPGA] FPGA引脚烧了 FPGA 引脚短路 18971591125 2016-11-13 09:29 3 1332
[Quartus] 在没有源工程的情况下如何烧写nios 程序？？？？ NIOS 代码 52mcu 2016-11-12 20:53 5 1899
[FPGA] xilinx spartan6 mcb核疑问 spartan6 XILINX DDR valkyrie1107 2016-11-11 13:31 0 1015
[FPGA] 有玩zynq 的么？ zynq des Design cuianbin 2016-11-11 10:54 5 1634
黑金的显示屏问题显示屏 LCD CD xiaoxiaoshou 2016-11-11 10:35 0 622
求quartus ii 11.0sp1** UART 湖南飞哥 2016-11-9 22:22 2 1205
[FPGA] 例说FPGA连载45：DDR控制器集成与读写测试之板级调试 FPGA 读写调试 rousong1989 2016-11-9 17:04 0 901
[FPGA] 例说FPGA连载44：DDR控制器集成与读写测试之Verilog代码解析 FPGA 读写集成 rousong1989 2016-11-8 17:43 0 1101
[FPGA] 有人做FPGA直播秀吗 FPGA PGA xjtao20 2016-11-8 11:28 12 1600
Error: Can't elaborate user hierarchy "lock:inst16" CAN se ST YJH眼睛 2016-11-7 19:27 13 21704
FPGA按键防抖动，最精简的写法只有10行 ...2 3 4 FPGA C语言 mb lxAPP 2016-11-7 14:21 65 26473
DE2_70开发板中文使用手册开发板 AC a张一波 2016-11-7 11:59 7 2314
[FPGA] 30岁FPGA工程师的彷徨 FPGA PGA 工程师 feihufuture 2016-11-7 11:16 0 1005
[FPGA] 自己做了块FPGA板子下进程序后没反应求助~！！！ FPGA PGA 进程 18910748101 2016-11-7 11:13 1 1600
[FPGA] fpga视频图像压缩 FPGA PGA 视频图像 feihufuture 2016-11-6 08:23 2 1917
[FPGA] 例说FPGA连载43：DDR控制器集成与读写测试之DDR2引脚电平设... FPGA 引脚读写 rousong1989 2016-11-3 17:53 0 921
[FPGA] 例说FPGA连载42：DDR控制器集成与读写测试之DDR2 IP核接口时序 FPGA ip核读写 rousong1989 2016-11-3 17:14 0 1003
FPGA + 2片DDR3的设计及走线问题 FPGA DDR3 芯片 jsaw 2016-11-3 10:37 2 1852
[FPGA] 请教Cyclone IV的命令规则 cyclone ce mcuatmel 2016-11-2 16:16 1 906
[FPGA] fpga做spi从机接收模块 FPGA 接收模块阿甘童鞋 2016-11-1 16:46 4 1865
[FPGA] ISE uart_baud_gen.v Gen UART se 281110040 2016-11-1 10:49 0 736
[FPGA] 有没有FPGA做加密的{:smile:} FPGA PGA 加密 zhizu 2016-11-1 10:36 3 890
[FPGA] rapidio接口定义 RapidIO io接口 XILINX 281110040 2016-11-1 09:56 1 1359
[CPLD] 关于ALTERA CPLD MAX3000A EPM3064ATC44-10的功耗 altera tc buqibushe 2016-10-31 20:59 0 1342
[VHDL] testbench的编写 testbench 编写 HDL 宝挖小子 2016-10-31 10:04 4 1244
[FPGA] 如何实现实现Verilog实现的硬件逻辑与soc联合开发 SOC verilog 硬件 muzili314 2016-10-30 16:49 2 954
[FPGA] 求助各位大神，仿真一个200分频时钟，不知为何产生结果... 仿真时钟 FPGA jinzhuzhechixp 2016-10-28 13:55 4 1002
[FPGA] 这个找不到相关文档 altera LTE 内存 18971591125 2016-10-28 13:45 0 717
[FPGA] 例说FPGA连载41：DDR控制器集成与读写测试之DDR2 IP核接口描述 FPGA ip核接口 rousong1989 2016-10-27 16:12 0 1340
[FPGA] 请教ALTERA的FPGA什么时候开始使用6输入LUT？ altera FPGA ce zqsteve 2016-10-26 11:10 0 1000
Verilog调用vhdl代码，参数传不进去！！！ verilog VHDL HDL代码 robotouch 2016-10-25 22:04 3 1810
[VHDL] 不明白老板为啥不让用variable，一个进程只许一个赋值语句进程 Variable SIGNAL biewenwoaaaa 2016-10-25 22:02 5 1795
[CPLD] 利用Lattice的CPLD实现电平转换 lattice 电平转换 ljrjunrong 2016-10-25 14:26 7 3490