本版专家: gaochy1126
今日: 0|主题: 7675|帖子: 42748 收藏 (43)
[protel] Altium Designer 16.0.5 云盘下载 attach_img  ...2
2016-4-10 15:41 23 14787
[protel] AD16 导入向导 新人帖
2016-4-10 15:38 5 5805
[Allegro] 全自动出Gerber文件程式 attach_img
2016-4-1 12:01 3 1603
[Allegro] Allegro 16.6导网表出现如下问题,请各位大神帮忙看看,谢谢! 新人帖
2016-4-1 12:00 3 6884
[cadence] cadence出BOM问题
2016-4-1 11:59 2 3273
[FPGA] 急救:Lattice ispLEVER 下载程序时出现的问题
2016-4-1 11:17 8 7816
[FPGA] FPGA的基本特点 attach_img
2016-3-31 23:35 1 2196
[FPGA] 一种简单的FPGA构造和SoC FPGA构造,如何选择? attach_img agree
2016-3-31 20:25 0 2830
[FPGA] FPGA 重复配置及测试的实现 attach_img agree
2016-3-31 20:21 0 984
[FPGA] 利用 Artix-7 FPGA 设计高性能 USB 器件 attach_img agree
2016-3-31 20:19 0 1036
[FPGA] 英特尔Xeon与FPGA组成多芯片模块,整合Broadwell和Arria 10
2016-3-31 20:18 0 1279
[multisim] 问一下 新手学习仿真软件 哪个比较好?
2016-3-31 20:07 6 1232
[protel] 用AD画板这里为什么会变绿了?
2016-3-31 20:06 7 4098
[ISE] 求问怎么学习VIVADO
2016-3-31 20:04 5 1415
[ISE] 顺便求个ISE的license
2016-3-31 20:02 4 1052
[Allegro] Allegro后仿真流程介绍 attachment
2016-3-31 20:00 3 1935
[FPGA] EDA软件
2016-3-31 00:51 4 1794
热电偶表方案DM1310 attach_img
2016-3-30 15:47 11 2555
[protel] 请教这个半弧形的焊盘怎么做? attach_img
2016-3-29 09:15 4 966
[PADS] PADS 复制的对地过孔怎么消失了吗?
2016-3-26 15:02 0 1767
[protel] 求助老手,关于protel99的paste层问题。
2016-3-23 21:32 1 825
[PADS] PADS转AD时出错如何解决? attach_img
2016-3-23 09:32 3 2937
[Allegro] 为啥生成的钻孔文件,cam350打不开
2016-3-18 22:37 1 1600
上海贝岭怎么样? attach_img
2016-3-18 15:44 4 3737
[Allegro] 晒!! attach_img
2016-3-16 09:30 3 1116
[Allegro] 正在用 allegro 17.0 的进来瞧瞧
2016-3-16 09:23 2 1671
[PADS] 说说PADS中的第25层
2016-3-13 18:20 3 1115
[CPLD] EDA软件比较
2016-3-11 14:58 6 1762
[Allegro] 贴片机焊接识别点 新人帖
2016-3-10 22:26 1 760
[protel] 画原理图和PCB,大家用的哪个EDA软件 ?
2016-3-10 12:14 6 2031
[protel] protel DXP2004安装问题求指教 attach_img
2016-3-9 16:34 4 870
[protel] 一个元件对应多个封装 新人帖
2016-3-9 15:42 2 903
[Quartus] NiosII下UCOS和移植Linux教程 attachment agree
2016-3-9 09:59 2 2033
[Allegro] 请问在画好板框后,如何修改板框的大小? 新人帖
2016-3-8 18:27 2 2844
[Quartus] Nios II的Boot过程分析 attachment
2016-3-6 18:29 1 3062
[protel] 使用AD生成的Gerber文件,可以用AD倒回PCB格式 吗 ?
2016-3-5 08:52 2 973
[PADS] pads的原理图封装名称和PCB封装名称 ?
2016-3-4 09:04 3 1521
[Allegro] 向老T叔求书: cadence16.5教程 attach_img
2016-3-2 00:20 4 979
[FPGA] FPGA设计实战 attachment agree
2016-2-29 21:28 0 3006
[ISE] vidado hierarchy中的verilog和verilog header的区别
2016-2-29 08:59 1 2277
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则