EDA 技术

今日: 0|主题: 7675|帖子: 42748 收藏 (43)

1 ... 30 31 32 333435 36 37 38 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] 引脚和标号之间的距离怎样设置? 引脚 AC 元件 ihafd 2016-9-12 13:00 3 872
[cadence] DSN导入AD后元件编号全变了？元件 AD CAD wyb780719 2016-9-4 14:57 3 1510
关于jilink固件损坏升级的问题固件 win baosong123 2016-9-4 14:56 2 814
[FPGA] Altera FPGA 直接下载到芯片时，是写入到里面的M512，或M4K吗？ altera FPGA 芯片 chenqh023 2016-9-2 10:19 1 2879
[cadence] Allegro16.2中文教程 ALLEGRO Allegro16 AC wangdezhi 2016-8-30 11:32 2 1332
[cadence] ALLEGRO16.2的区域规则设置 ALLEGRO Allegro16 AC wangdezhi 2016-8-30 11:31 1 1279
[cadence] 常用Spice教程 AC lzmm 2016-8-30 11:31 1 1490
[cadence] SPICE仿真软件基础仿真软件 SPICE仿真 AC lzmm 2016-8-30 11:31 1 1359
[PADS] visECAD的ccz或cce文件怎么转换为PADS或者其他格式？ ECAD pads vi pengguoxun 2016-8-29 09:19 3 2529
[PADS] mentor旗下的visecad文件可以转换成layout文件输出么？ ECAD layout mentor chongyao@0601 2016-8-26 10:55 9 6148
[Allegro] 帮我看看开关开关电源电源 Globl 2016-8-21 15:02 3 977
[cadence] 求源文件下载源文件 CAD cadence lchjng 2016-8-20 21:30 2 966
[cadence] cadance生成网表时，没反应 ...2 3 cadance pc PCB lizao001 2016-8-18 23:46 47 8508
[Allegro] Allegro 16.6在win7 x64下的问题 ALLEGRO win7 pc azzzztec 2016-8-18 17:19 12 10809
[FPGA] 千兆以太网千兆以太网 ip核 ip 流殇1 2016-8-14 09:35 0 770
[FPGA] ALtera MAX II 的参考设计 altera 参考设计 MAXII 10299823 2016-8-10 09:12 2 1134
[Allegro] allegro的视频教程下载 ...2 ALLEGRO 视频教程原理图梅花望青竹 2016-8-6 10:30 28 6750 28
[cadence] Cadence Allegro16.5&16.6详细*安装教程 cadence Allegro16 AC 小哥Allegro 2016-8-6 09:21* 1 1878
[cadence] 求Cadence 16.5以上版本的安装文件及*包 cadence COM dxp lilinfei520 2016-8-5 20:01* 5 1253
[Allegro] allegro 16.2 中文教程 ALLEGRO AC gaochy1126 2016-8-5 10:06 1 2587
[cadence] 【喇叭求助】关于cadence layout，怎么做直角折线？ 2.00 ...2 cadence layout AC 21ic小喇叭 2016-8-4 22:43 21 3755
[Allegro] orcad的文件，想转成AD的格式 CAD OrCAD rc 阮天宇00 2016-8-4 21:55 12 6922
[FPGA] 求debussy下载地址 debussy Real3258 2016-8-2 21:49 2 1917
[protel] Protel DXP 指导教程（三） protel dxp pc lzbf 2016-7-31 13:55 1 1304
[protel] Protel DXP 指导教程（二） dxp protel 元件 lzbf 2016-7-31 13:55 2 1031
[protel] Protel DXP 指导教程（一） protel dxp 原理图 lzbf 2016-7-31 13:53 2 1342
[protel] DXF文件怎么转Protel99se？ Protel99SE pc layer pcbcn 2016-7-29 10:10 3 7060
[protel] altium 中使用harness处理总线bus时编译出错 Altium Harness 编译 cpl_1 2016-7-28 14:38 4 4818
[protel] AD原理图的小圆圈如何去掉呀？ AD 原理图 AC ElectronF0 2016-7-27 09:34 9 6282
[Allegro] allegro遇到的一个奇葩问题 ALLEGRO cam350 gerber coderdd 2016-7-26 09:25 9 1407
[ISE] Xilinx的floating license如何安装？ FLOATING license XILINX bilkaka 2016-7-25 22:09 1 1039
[Allegro] 修改元件属性后PCB出现DRC无法进行元器件按ROOM摆放元件 rc 元器件奔跑的蜗牛2012 2016-7-25 16:45 0 1066
[Allegro] 菜鸟用OrCAD capture生成网络表时有一个question，不知道怎么回事，麻烦大家帮看一下 OrCAD 网络 Hello_Tardis 2016-7-25 14:46 2 2723
[PADS] hyperlynx仿真问题，如何设置混合信号层？？？混合信号 crazybee 2016-7-23 17:29 1 1192
Nios 双口ram NIOS 双口RAM altera baoyuanzhi 2016-7-22 13:53 4 4293
[Allegro] orcad生成网表时出现missing pin number的问题 pi number OrCAD 15651662612 2016-7-21 16:26 5 1903
[protel] CAM制作的几个基本步骤 AD 线路 pad lzmm 2016-7-21 16:26 2 966
MLX90363 芯片 kgb0935 2016-7-18 14:35 6 2082
[PADS] PADS原理图转AD时出现的元件参数问题请教. pads 元件原理图 wtu224 2016-7-13 16:07 2 1365
[ISE] Vivado中debug用法 BUG Vivado project gaochy1126 2016-7-13 11:50 4 3447