今日: 2|主题: 14259|帖子: 104542 收藏 (180)
初学Verilog,一段代码大家帮分析一下 attach_img
2011-7-18 12:57 12 3171
请问在一个操作系统下面安装2个版本ise的问题
2011-6-21 20:47 3 2882
赛灵思FPGA世界的朋友,请帮忙投票哦!  ...2
2011-6-25 14:55 23 4331
我这条语句有问题么???verilog 急
2011-7-12 15:38 4 2528
赛灵思传奇故事知多少?  ...23
2011-9-10 15:11 42 6652
热烈庆祝赛灵思的Steve当选ACM院士 attach_img
2011-6-25 14:43 12 3399
北京至芯FPGA培训学院FPGA视频教程分享
2011-6-12 06:22 0 2361
想用FPGA实现一个在视频上叠加直线并输出到显示器上的系统
2011-7-11 14:17 2 2551
CPLD 抗ESD特性 attach_img
2011-7-7 14:32 15 8137
请教关于源同步设计中时钟相移的问题
2011-6-20 16:29 14 8997
[matlab] 用了两天ISE 13.1 感觉不太爽
2011-7-22 22:19 19 6103
探索嵌入式教育,第三届开源硬件大赛起航
2011-6-2 23:18 3 2661
Xilinx第三届OpenHW开源硬件与嵌入式大赛隆重开幕 attach_img
2011-6-2 14:34 5 3778
FPGA开发板
2011-6-2 15:22 4 2223
XILINX终于集成模拟ADC了7系列的AMS 
2011-5-31 11:47 0 2183
。。。
2011-5-30 10:16 0 2073
FPGA设计中的编程技巧 attachment
2011-5-30 09:02 1 2010
[matlab] 状态机的基础全面的教程 attachment  ...2
2015-1-10 22:44 26 5889
异步fifo代码
2011-5-29 23:30 1 3118
max2 ccyclone2 使用5v电压的问题
2011-5-30 23:03 3 2482
ISE 8.1i Quick attachment
2011-5-29 15:07 3 2702
FPGA 设计全流程 attachment
2011-5-29 22:03 2 2337
设计时钟与稳定性分析 attachment
2011-5-29 14:21 1 2709
详细介绍xilinx offset约束设置的资料 attachment agree  ...2
2012-5-3 15:32 38 5431
请问怎么查看RAM内容?
2011-6-25 23:33 12 4310
用FPGA器件实现UART核心功能的一种方法
2011-5-27 23:40 2 2450
紧急求助:关于DSP Builder 9.1的**问题
2011-5-27 14:50 0 2850
专业方向问题。集成电路orFPGA?
2011-5-28 11:55 7 3086
设计时钟与稳定性分析 attachment
2011-9-7 19:19 12 3300
[下载]详细介绍xilinx offset约束设置的资料 attachment
2011-5-26 13:48 2 1972
32位浮点加法器 attachment
2011-6-21 17:05 10 2688
CycloneIII与CycloneII的区别
2012-4-21 23:19 4 3201
【FPGA礼物教程】你的第一个fpga程序 attach_img
2011-7-13 09:50 5 4024
谁做过用ISE软件实现伪码的捕获与跟踪,请高手指点
2011-6-27 10:09 6 2777
[CPLD] 请问怎么样产生一个单稳态?
2011-6-22 14:55 10 3052
FPGA 一步一步轻松入门 attachment  ...234
2013-3-8 21:25 60 11438
转载自EEWorld:FPGA设计者的5项基本功
2011-5-25 22:16 4 2405
求助(有图有真相)
2011-5-24 23:21 1 1989
Verilog HDL语言在FPGA/CPLD开发中的应用
2011-5-24 09:40 1 2204
multisim使用简介 attachment
2011-5-23 23:23 1 2242
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则