FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14363|帖子: 104828

1 ... 154 155 156 157158159 160 161 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


用FPGA做数字滤波器 FPGA 数字滤波器频率范围 zgqzgq456 2013-9-25 21:11 0 1484
[FPGA] XILINX 的 ISE ，怎么在原理图里将输入和输出直接连接起来？ se 原理图 XILINX ngyg12 2013-9-25 18:53 4 5103
[Quartus] quartusII8.1的signaltapII可以抓取bidir信号吗 SignalTapII r信号天河系的星星 2013-9-25 12:25 12 2616
技巧分享：Xilinx FPGA全局时钟和第二全局时钟资源的使用方法 FPGA XILINX 时钟 xjsxjtu 2013-9-25 11:50 4 2038
[FPGA] 有多项式可以用来逼近lgx吗？以十为底。 lg ailnyg 2013-9-24 16:03 4 1584
FPGA超频试验 FPGA 超频芯片 drentsi 2013-9-24 14:54 6 3911
步步为营，如何学好嵌入式！嵌入式代码 niu3jin 2013-9-24 14:45 1 1392
SDRAM之我见（转） SDRAM 时钟 IO ywert000 2013-9-24 14:40 6 2557
如何兼顾学习ARM与FPGA ARM FPGA 电路 feihong777 2013-9-24 14:38 7 2350
[VHDL] 用Virtex5控制NANDFlash芯片出现的问题：R/B信号一直无变化 Flash芯片控制信号 Mike203 2013-9-24 14:37 5 2791
FPGA基础之时序设计 FPGA 时序设计时钟 dgun 2013-9-24 14:26 9 2723
[Quartus] XC6VSX475T-FF1156的散热器/风扇选择。散热器 FPGA PGA azzzztec 2013-9-24 13:37 18 6840
altera 器件库 altera 器件库 victor3l 2013-9-24 13:03 0 2587
FPGA引脚分配全满的话编译的时候会不会有问题？ FPGA PGA 引脚 jlgcumt 2013-9-24 11:04 2 1696
HD video完全相容于ALTERA Cyclone 3 的开发环境 altera hd VIDEO vincentyeh 2013-9-24 10:37 0 1391
[FPGA] 高清Full HD FIFO DRAM的工作原理介绍 DRAM FIFO hd vincentyeh 2013-9-24 10:35 0 1691
[FPGA] spartan 6 PLL没有输出 spartan PLL se mmoliver 2013-9-24 10:22 11 3700
询问Xilinx中时钟IP核使用方法 ip核 XILINX 时钟 waterlaotou 2013-9-24 10:13 11 7808
FPGA 读SRAM 时候的注意事项（原创） FPGA AC cuianbin 2013-9-24 09:36 11 4334
关于altera FPGA JTAG 口的注意事项 ...2 altera FPGA JTAG create-xyu 2013-9-24 09:28 22 10054
[FPGA] 我想计算一个多项式（xilinx verilog） verilog XILINX verilo ailnyg 2013-9-23 23:53 7 2247
测试12 测试 GoldSunMonkey 2013-9-23 23:43 0 1679
XILINX的AXI DATAMOVER IP CORE的问题 XILINX ip wahahaabc 2013-9-23 22:09 2 7275
XC9536最小系统设计系统设计最小系统最小系统设计 lsh1985 2013-9-23 19:11 6 1918
[FPGA] 求FPGA输出电平问题 ...2 FPGA 电平 hz sen19890606 2013-9-23 17:57 39 5881
[VHDL] FPGA设计中毛刺产生原因及消除 FPGA设计信号电路 gygp 2013-9-23 13:31 17 4463
mig生成ddr2的ip核时序问题 DDR ip核时序 jingyuxiong 2013-9-23 13:21 5 2438
[FPGA] 技术资料 COM lbb631160503 2013-9-23 12:46 0 1386
单片机自定义数据结构发送问题单片机数据结构 ST puppet21 2013-9-22 23:15 2 1389
Xilinx在IDF13上展示业界首款FPGA 80Gbps网络接口卡和最新Intel QPI FPGA 接口卡 XILINX GoldSunMonkey 2013-9-22 23:05 2 2362
[FPGA] ise 13.3里有除法的ip核吗？ ip核 se ip 彭旭 2013-9-22 23:01 5 2323
[matlab] 2011年电子设计竞赛XILINX FPGA培训 ...2 3 4 FPGA XILINX 电子设计竞赛墨攻1991 2013-9-22 20:54 74 13413
[CPLD] （求助）cpld给AD芯片max125写时序，我没找到时间参数时序 AD芯片 zhubright 2013-9-22 12:12 10 2096
[Quartus] quartus问题 FIFO inout 天河系的星星 2013-9-22 11:26 16 2868
[FPGA] 怎么用xilinx那个cordic核做对数运算哦？ XILINX ic ailnyg 2013-9-22 09:09 13 3153
Xilinx与生态伙伴启动All Programmable抽象化计划 Programmable XILINX 赛灵思 GoldSunMonkey 2013-9-21 19:21 0 2334
测试10 测试 GoldSunMonkey 2013-9-21 19:16 0 1713
[FPGA] 如何取通信时钟的最佳周期，来进行通信？时钟通信 zhang-sb23 2013-9-21 19:10 10 1675
高校讲学视频第八讲：可编程逻辑器件制造工艺--EDA原理及应 EDA 可编程逻辑器件 GoldSunMonkey 2013-9-21 18:39 2 1915
高校讲学视频第六讲：可编程逻辑器件制造工艺--EDA原理及应 EDA 可编程逻辑器件 GoldSunMonkey 2013-9-21 18:39 3 1623