FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14374|帖子: 104884

1 ... 154 155 156 157158159 160 161 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


顶层模块干嘛了？ AN top module jakfens 2013-9-28 15:21 14 8220
想问一下怎样用modelsim仿真quartusii中的原理图文件？？ modelsim 仿真 1014291919 2013-9-28 15:19 1 1356
MAX II中的UFM数据可以直接输出吗？ fm MAXII llx 2013-9-27 23:52 1 3088
quartusii不能选器件器件 victor3l 2013-9-27 23:23 2 2395
[FPGA] 工程中状态机突然全部跳转到默认状态 aikimi7 2013-9-27 22:56 9 2512
can't open project--Quartus II CAN project TLZme 2013-9-27 22:19 4 3122
[FPGA] 为什么广播电视SDI解析音频信号的时钟要从视频时钟分频得出时钟分频电视 zhulin 2013-9-27 16:16 6 1894
[verilog] 新手请教，如何在工程中使用行为模块？ zhang-sb23 2013-9-27 12:55 3 1537
[FPGA] xilinx floating_point这个核 FLOATING point XILINX ailnyg 2013-9-26 19:09 1 1441
[modelsim] Modelsim 中do 文件编写怎么调不出内部波形编写 modelsim ST 志在千里 2013-9-26 17:37 2 2190
安装quartusii 11.0出现了问题 ce ICE 1014291919 2013-9-26 15:41 1 1673
用FPGA做数字滤波器 FPGA 数字滤波器频率范围 zgqzgq456 2013-9-25 21:11 0 1489
[FPGA] XILINX 的 ISE ，怎么在原理图里将输入和输出直接连接起来？ se 原理图 XILINX ngyg12 2013-9-25 18:53 4 5123
[Quartus] quartusII8.1的signaltapII可以抓取bidir信号吗 SignalTapII r信号天河系的星星 2013-9-25 12:25 12 2657
技巧分享：Xilinx FPGA全局时钟和第二全局时钟资源的使用方法 FPGA XILINX 时钟 xjsxjtu 2013-9-25 11:50 4 2039
[FPGA] 有多项式可以用来逼近lgx吗？以十为底。 lg ailnyg 2013-9-24 16:03 4 1591
FPGA超频试验 FPGA 超频芯片 drentsi 2013-9-24 14:54 6 3933
步步为营，如何学好嵌入式！嵌入式代码 niu3jin 2013-9-24 14:45 1 1395
SDRAM之我见（转） SDRAM 时钟 IO ywert000 2013-9-24 14:40 6 2594
如何兼顾学习ARM与FPGA ARM FPGA 电路 feihong777 2013-9-24 14:38 7 2372
[VHDL] 用Virtex5控制NANDFlash芯片出现的问题：R/B信号一直无变化 Flash芯片控制信号 Mike203 2013-9-24 14:37 5 2816
FPGA基础之时序设计 FPGA 时序设计时钟 dgun 2013-9-24 14:26 9 2774
[Quartus] XC6VSX475T-FF1156的散热器/风扇选择。散热器 FPGA PGA azzzztec 2013-9-24 13:37 18 6873
altera 器件库 altera 器件库 victor3l 2013-9-24 13:03 0 2587
FPGA引脚分配全满的话编译的时候会不会有问题？ FPGA PGA 引脚 jlgcumt 2013-9-24 11:04 2 1696
HD video完全相容于ALTERA Cyclone 3 的开发环境 altera hd VIDEO vincentyeh 2013-9-24 10:37 0 1392
[FPGA] 高清Full HD FIFO DRAM的工作原理介绍 DRAM FIFO hd vincentyeh 2013-9-24 10:35 0 1695
[FPGA] spartan 6 PLL没有输出 spartan PLL se mmoliver 2013-9-24 10:22 11 3723
询问Xilinx中时钟IP核使用方法 ip核 XILINX 时钟 waterlaotou 2013-9-24 10:13 11 7826
FPGA 读SRAM 时候的注意事项（原创） FPGA AC cuianbin 2013-9-24 09:36 11 4353
关于altera FPGA JTAG 口的注意事项 ...2 altera FPGA JTAG create-xyu 2013-9-24 09:28 22 10104
[FPGA] 我想计算一个多项式（xilinx verilog） verilog XILINX verilo ailnyg 2013-9-23 23:53 7 2250
测试12 测试 GoldSunMonkey 2013-9-23 23:43 0 1682
XILINX的AXI DATAMOVER IP CORE的问题 XILINX ip wahahaabc 2013-9-23 22:09 2 7277
XC9536最小系统设计系统设计最小系统最小系统设计 lsh1985 2013-9-23 19:11 6 1932
[FPGA] 求FPGA输出电平问题 ...2 FPGA 电平 hz sen19890606 2013-9-23 17:57 39 5909
[VHDL] FPGA设计中毛刺产生原因及消除 FPGA设计信号电路 gygp 2013-9-23 13:31 17 4506
mig生成ddr2的ip核时序问题 DDR ip核时序 jingyuxiong 2013-9-23 13:21 5 2441
[FPGA] 技术资料 COM lbb631160503 2013-9-23 12:46 0 1389
单片机自定义数据结构发送问题单片机数据结构 ST puppet21 2013-9-22 23:15 2 1396