FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14230|帖子: 104423 收藏 (179)

1 ... 150 151 152 153154155 156 157 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


利用串行RapidIO连接功能增强DSP协处理能力 RapidIO DSP rio feihong777 2013-10-8 10:46 3 2863
请版主或高手推荐一款FPGA。 FPGA Gen PCI zhongxon 2013-10-6 17:15 5 1634
[FPGA] FPGA和FT245之间的传输速率是多少 FPGA PGA 传输速率 best603 2013-10-5 23:36 0 1574
今天刚刚开始学FPGA，有些问题问一下大家。 FPGA RS ST wwchang 2013-10-5 22:23 11 8001
DDR2的锁相环与网表 DDR altera habc987 2013-10-5 16:39 3 1468
[FPGA] FPGA的ROM疑问 FPGA ROM powersqb 2013-10-5 10:28 1 1507
ISE 错误 se des Design zhuxinyu2008 2013-10-5 09:24 10 6109
xilinx spartan6 MCB读写DDR2的仿真问题 DDR spartan6 仿真 simpletv 2013-10-4 10:24 10 5223
[FPGA] fpga 硬件设计 FPGA 硬件设计端口 zq19891212 2013-10-2 17:41 2 1424
门控时钟 ...2 时钟代码计数器 ifpga 2013-10-1 17:53 34 9030
一种多芯片串行收发器纠偏方法芯片收发器相位 GoldSunMonkey 2013-9-30 13:53 8 3126
spartan6 MCB仿真求助仿真 spartan6 DDR sha527 2013-9-30 11:08 9 2352
[CPLD] TMS320VC5409A的时序问题，谢谢了时序 TMS320 DSP zhubright 2013-9-30 09:02 5 1454
Modelsim ROM ip 仿真原创哦 ROM modelsim 仿真 cuianbin 2013-9-29 23:10 4 4175
[matlab] Xilinx DCM原理及其设计 ...2 3 DCM XILINX dc hjjnet 2013-9-28 19:17 45 9816
顶层模块干嘛了？ AN top module jakfens 2013-9-28 15:21 14 7746
想问一下怎样用modelsim仿真quartusii中的原理图文件？？ modelsim 仿真 1014291919 2013-9-28 15:19 1 1163
MAX II中的UFM数据可以直接输出吗？ fm MAXII llx 2013-9-27 23:52 1 2740
quartusii不能选器件器件 victor3l 2013-9-27 23:23 2 2092
[FPGA] 工程中状态机突然全部跳转到默认状态 aikimi7 2013-9-27 22:56 9 2104
can't open project--Quartus II CAN project TLZme 2013-9-27 22:19 4 2804
[FPGA] 为什么广播电视SDI解析音频信号的时钟要从视频时钟分频得出时钟分频电视 zhulin 2013-9-27 16:16 6 1675
[verilog] 新手请教，如何在工程中使用行为模块？ zhang-sb23 2013-9-27 12:55 3 1316
[FPGA] xilinx floating_point这个核 FLOATING point XILINX ailnyg 2013-9-26 19:09 1 1273
[modelsim] Modelsim 中do 文件编写怎么调不出内部波形编写 modelsim ST 志在千里 2013-9-26 17:37 2 1997
安装quartusii 11.0出现了问题 ce ICE 1014291919 2013-9-26 15:41 1 1503
用FPGA做数字滤波器 FPGA 数字滤波器频率范围 zgqzgq456 2013-9-25 21:11 0 1299
[FPGA] XILINX 的 ISE ，怎么在原理图里将输入和输出直接连接起来？ se 原理图 XILINX ngyg12 2013-9-25 18:53 4 4728
[Quartus] quartusII8.1的signaltapII可以抓取bidir信号吗 SignalTapII r信号天河系的星星 2013-9-25 12:25 12 2334
技巧分享：Xilinx FPGA全局时钟和第二全局时钟资源的使用方法 FPGA XILINX 时钟 xjsxjtu 2013-9-25 11:50 4 1675
[FPGA] 有多项式可以用来逼近lgx吗？以十为底。 lg ailnyg 2013-9-24 16:03 4 1429
FPGA超频试验 FPGA 超频芯片 drentsi 2013-9-24 14:54 6 3441
步步为营，如何学好嵌入式！嵌入式代码 niu3jin 2013-9-24 14:45 1 1207
SDRAM之我见（转） SDRAM 时钟 IO ywert000 2013-9-24 14:40 6 2266
如何兼顾学习ARM与FPGA ARM FPGA 电路 feihong777 2013-9-24 14:38 7 2075
[VHDL] 用Virtex5控制NANDFlash芯片出现的问题：R/B信号一直无变化 Flash芯片控制信号 Mike203 2013-9-24 14:37 5 2454
FPGA基础之时序设计 FPGA 时序设计时钟 dgun 2013-9-24 14:26 9 2274
[Quartus] XC6VSX475T-FF1156的散热器/风扇选择。散热器 FPGA PGA azzzztec 2013-9-24 13:37 18 6198
altera 器件库 altera 器件库 victor3l 2013-9-24 13:03 0 2404
FPGA引脚分配全满的话编译的时候会不会有问题？ FPGA PGA 引脚 jlgcumt 2013-9-24 11:04 2 1495