FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14355|帖子: 104807

1 ... 148 149 150 151152153 154 155 ... 359 / 359 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


if（1）有效不行，if（！0）则可以，望解答 TE ni edge tiantianlianxi 2013-11-21 19:49 5 1598
[FPGA] V4的板子上有块V2的扩展版,但是找不到资料! FPGA GB ip machairodus 2013-11-21 15:17 0 1108
[FPGA] DDR中mcb控制器中调试时calib_done变高后怎么又变低了 DDR 控制控制器 xianghui258 2013-11-21 15:10 3 1685
[FPGA] 请问FPGA目前最高能频率能有几G啊 FPGA PGA wqf_wh 2013-11-21 12:50 1 1691
介绍FPGA的综合 FPGA ST AC GoldSunMonkey 2013-11-20 21:21 1 1269
[Quartus] Quartus编译问题编译 ST daixi520 2013-11-19 23:04 4 4354
[Quartus] quartus 11.0SP1报错！！！！ pd ev daixi520 2013-11-19 21:27 0 2543
[CPLD] MachXO640相关问题 mac pc 时钟 bobo5650 2013-11-19 17:05 0 1389
[FPGA] UART串口通信 UART 串口通信 wgj2778 2013-11-19 12:49 7 2050
利用实验室的FPGA开发板读SIM卡 SIM卡 FPGA开发板二进制 prophet—Lee 2013-11-18 16:11 1 1521
请问ISE报错-logical block ck se gzhd79 2013-11-17 22:04 2 1890
[FPGA] 请指教，到底是我设计有问题，还是XILINX FPGA或板有问题 FPGA XILINX sme-ic 2013-11-17 21:54 7 1837
[FPGA] 谁能说说xilinx 7系列的FPGAXADC模块有啥用，怎么用 FPGA XILINX ADC模块 tianyakeliu6 2013-11-17 17:43 0 1730
[FPGA] FLASH的manufacturer code不正确 code flash manufacture chenqizhou8 2013-11-17 15:26 0 1490
差分时钟如何引入FPGA FPGA 时钟 Input JokerLone 2013-11-17 11:02 4 2184
[FPGA] 迷茫，硬件or 软件硬件软件若何 2013-11-16 20:43 4 1603
[FPGA] 本科生找FPGA的工作难吗，要学到什么程度才可以， FPGA PGA 若何 2013-11-15 17:53 4 2185
[FPGA] 菜鸟来这里提个问题。。求大家指点。。。 FPGA PGA 软件 yiya1989 2013-11-15 17:00 8 1508
[matlab] GSM告诉你ISE ModelSim Synplify Matlab兼容版本 ...2 3 4 GSM matlab modelsim GoldSunMonkey 2013-11-15 14:23 63 14847
[FPGA] 视频跟踪/目标取差演示系统-基于FPGA实现 FPGA实现视频跟踪串口 shkslc2 2013-11-15 10:18 14 2245
应猴哥要求，隆重上传时序设计软件Timing Designer! designer Timing 软件 shell.albert 2013-11-15 09:50 17 4900
求下面一个简单的三极管电路图问题三极管电路电路图 tianyakeliu6 2013-11-14 22:43 3 1510
[FPGA] 拜拜FPGA! FPGA verilo verilog cuianbin 2013-11-14 15:01 12 2675
[FPGA] 西安外包FPGA项目 FPGA PGA ARM dyqiao 2013-11-14 09:34 0 1596
DDR2 控制器初始化失败，calib_done一直为低 ...2 3 控制器 DDR 时钟 weiwenty 2013-11-14 09:33 43 15662
[verilog] 谢谢 brucechen2012 2013-11-13 23:16 5 2494
请教 xilinx的时序报告中的这段话是什么意思 XILINX 时序 hz ldx521 2013-11-13 21:20 5 1869
怎么用virtex7产生的一个ip核控制2个ddr3 ip核控制 DDR3 tianyakeliu6 2013-11-13 20:32 0 1282
[FPGA] 调用ISE里面的IP核，如何确定是硬核还是软核 ip核软核 se 52228254 2013-11-13 19:03 2 3306
[FPGA] Spartan 6芯片里面是否要烧程序？ spartan 芯片 flash surv_01 2013-11-13 19:00 4 1450
基于赛灵思XC5VSX95T 的6U CPCI软件无线电通信处理解决方案软件无线电赛灵思 feihong777 2013-11-13 11:39 5 2339
7系列GTX 40G10G动态切换流程 AC des serdes GoldSunMonkey 2013-11-12 20:16 9 2479
FPGA精华资料下载 FPGA TE altera lmxstar 2013-11-12 16:04 12 4525
[FPGA] 综合后FPGA占用DSP48资源较实际的要多 DSP FPGA ip核 wwj1020 2013-11-11 20:31 0 1575
FPGA常数表是存在哪里呢 FPGA Actel flash supers001 2013-11-11 19:45 3 1930
在FPGA上如何实现排序算法 FPGA PGA zhulin 2013-11-11 16:54 1 1936
[FPGA] chipscope只能显示标号？ ChipScope 信号 machairodus 2013-11-11 11:35 10 2145
求助，信号噪声信号噪声 AD sulianghe 2013-11-11 10:56 1 1400
[FPGA] 有熟悉Altera的进来指点下 altera ip AC jingyuxiong 2013-11-10 20:18 2 1667
[FPGA] syplify综合 UART 时序炸凉 2013-11-10 17:38 1 1362