收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104828

求助:FPGA MAP时报错
2013-12-12 23:16 4 3955
synplify pro最新版官网下载
2013-12-12 20:44 11 11348
[FPGA] 有做赛灵思的么?请问用IP核做的FIFO复位信号为何不管用? attach_img
2013-12-12 15:56 1 1756
[FPGA] 多个按键同时检测的情况怎么搞? attach_img
2013-12-11 19:07 1 1685
module 模块是否可以不用clk 触发?
2013-12-10 22:45 4 1879
一次“血”的教训之Xilinx FPGA菊花链(转) digest
2013-12-10 22:42 19 12065
[FPGA] Xilinx All Programmable UltraScale产品系列荣耀面世
2013-12-10 20:29 0 1704
[FPGA] 请教个ise12.4 上用的Rapidio ip核的问题
2013-12-10 19:56 0 1384
[VHDL] Xilinx RapidIO IP核不能生成bit文件求大神指教 attach_img
2013-12-10 19:48 9 5096
fpga驱动vga学习心得 attachment  ...2
2013-12-10 17:27 30 7190
[CPLD] VGA实现 attachment
2013-12-10 17:21 10 3561
[Quartus] 求助,两个小问题,谢谢大家
2013-12-10 14:51 9 2098
[modelsim] modelsim 二分频出问题了 attach_img
2013-12-10 10:34 7 1656
function函数中是否可以用非阻塞赋值
2013-12-9 17:20 0 1180
[FPGA] altera芯片输出端口多的话就发热大问题
2013-12-9 16:55 0 1461
MII半元组向MAC一个字节转换
2013-12-9 16:15 0 1293
Xilinx Spartan-3A FPGA 的DDR2接口设计
2013-12-9 15:40 3 2982
[FPGA] Xilinx All Programmable解决方案亮相2013 SPS/IPC Drives展会
2013-12-9 15:15 0 1650
晒晒偶在ARM 技术研讨会上拍摄的XILINX 展台! attach_img
2013-12-8 20:43 0 1321
怎样学习fpga啊?求带路
2013-12-8 14:18 1 1112
[modelsim] 数据有效的方式
2013-12-7 23:54 2 1682
[FPGA] 或许自己没有竞争力,fpga的工作真难找!  ...2
2013-12-6 22:47 23 5229
用vhdl写的i2c无应答 attach_img
2013-12-6 20:32 1 1304
[FPGA] 现在最便宜的FPGA多少钱?功耗多少?
2013-12-6 18:47 4 4945
FPGA中的输入可以直接输出么
2013-12-6 14:18 8 1734
Spartan-3 DCM使用求助 attach_img
2013-12-5 19:35 14 5353
较全的FPGA学习资料 attachment agree  ...23456..8
2013-12-5 18:59 158 22793
基于FPGA的多通道面阵CCD成像系统设计 attachment
2013-12-5 17:01 5 2391
GSM教你使用PlanAhead进行 I/O Pin Planning(更新完成) attach_img digest agree  ...2345
2013-12-5 15:58 81 18572
AD输出如何验证其正确性
2013-12-5 15:07 5 1673
安富利GSM给您讲讲使用ModelSim 进行设计仿真 attach_img digest  ...23456..7
2013-12-5 14:53 131 18707
[FPGA] 有没有用FPGA做数字电源的?
2013-12-5 11:10 2 1662
[Quartus] sopc中altlvds_rx的IP核怎么把12位的并行数据降速输出啊
2013-12-4 22:40 1 2056
FPGA资料 attachment  ...23456
2013-12-4 22:36 111 16765
[FPGA] cyclone ii 的PLL时钟相位延迟问题 attach_img
2013-12-4 22:20 2 1464
[FPGA] FPGA时钟问题,急急急!!加急急急!!
2013-12-4 22:15 7 1856
利用CHIPSCOP进行DDR3控制器内部信号观测的问题
2013-12-4 16:54 1 1514
请教Quartus II 11.1安装时出现的问题 attach_img
2013-12-4 14:15 0 1336
[FPGA] FIFO输入数据48位。但是软核是32位的,怎么把他拆分成两个24
2013-12-4 09:23 2 1525
[CPLD] 展示一下今天收到的申请的xilinx开发板 attach_img  ...2
2013-12-4 09:14 25 8484
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部