今日: 1|主题: 14237|帖子: 104450 收藏 (180)
[FPGA] syplify综合
2013-11-10 17:38 1 1209
A3P060做两个16位的乘法都做不了吗
2013-11-10 17:07 1 1320
一个Verilog新手问题 attach_img
2013-11-10 16:13 7 1473
[CPLD] xilinx的千兆以太网IP核是免费的吗?  ...2
2013-11-9 13:21 28 13547
[VHDL] 关于布局时出现的一个警告  ...2
2013-11-9 12:37 31 5125
[VHDL] 菜鸟就是菜鸟,连ISE测试文件都没搞好 attach_img  ...2
2013-11-8 21:58 21 4580
[VHDL] cpld写lcd的时序,第一次写vhdl,大家帮忙看看有问题没 attach_img
2013-11-8 21:50 6 1952
[VHDL] 求助:结构体中使用signal和variable最后综合有什么区别呢
2013-11-8 21:39 2 1947
[FPGA] 存储问题
2013-11-8 21:14 10 1842
[FPGA] 延时
2013-11-8 21:10 5 2258
一个牛人对FPGA的理解--太可怕了!  ...2
2013-11-8 20:32 30 9496
用ISE自带仿真软件对于fpga代码数据仿真问题
2013-11-8 17:55 1 1694
[FPGA] FPGA的DDR模块接口连接DDR3时需要上拉电阻吗?
2013-11-8 17:27 6 5224
[FPGA] 去掉chipscope
2013-11-8 11:25 0 1192
Monkey版,咨询以下SRIO的授权问题
2013-11-8 11:23 17 4472
《基于VHDL的FPGA与NIOS_II实例精炼》配套源代码与视频整理
2013-11-8 08:35 6 3925
[FPGA] FPGA嵌入NIOSii后flash数量问题
2013-11-7 22:15 0 1556
[FPGA] 如何在XST下使用synplif综合得到的网表文件?
2013-11-7 17:56 0 1298
用DDR3的mig仿真问题
2013-11-7 17:54 2 2055
[FPGA] 适合fpga初学者的书籍
2013-11-7 08:11 3 1531
[FPGA] 有关AD9914手册中的DAC校准
2013-11-7 00:08 5 2763
CPLD相邻引脚干扰问题
2013-11-6 15:25 6 1796
modelsim
2013-11-6 13:11 0 1100
贴片知识:元件PCB封装
2013-11-6 12:29 3 5294
[FPGA] rom IP核的仿真问题
2013-11-6 11:09 5 1738
PCIE ip core 中断问题
2013-11-6 11:00 0 1300
DCM问题
2013-11-5 22:47 0 972
[FPGA] FPGA控制SDRAM 8寸LCD显示缓存 交流
2013-11-5 09:40 0 1663
FPGA中两个模块间怎么传输大数据
2013-11-5 07:57 2 1867
GTX 问题 求救
2013-11-5 07:13 2 1157
[FPGA] Quartus9.0调用modesim6.4仿真出现以下现象,怎么回事 attach_img
2013-11-4 19:26 1 1503
[CPLD] 求XC9500XL系列开发板原理图
2013-11-4 16:25 3 2398
[FPGA] SDH的指针下泄
2013-11-4 13:32 1 1047
emif的简介-了解便于fpga的emif开发
2013-11-3 01:06 4 2948
[VHDL] 【求助】一个ppm编码器,老是仿真不对 attach_img
2013-11-2 23:11 0 1758
评论:“小米盒子”革了谁的命?
2013-11-2 20:30 10 2119
[FPGA] zynq在NAND模式下的启动问题(已解答)
2013-11-2 10:48 0 1342
[FPGA] 在SDK下如何对zynq的UART外设进行EMIO分配?(已解答)
2013-11-2 10:46 0 3095
[FPGA] 关于FPGA的配置文件格式问题(已解答)
2013-11-2 10:44 0 972
[FPGA] system generator生成失败? (已解答)
2013-11-2 10:38 0 1130
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则