FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14363|帖子: 104828

1 ... 149 150 151 152153154 155 156 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


FPGA精华资料下载 FPGA TE altera lmxstar 2013-11-12 16:04 12 4537
[FPGA] 综合后FPGA占用DSP48资源较实际的要多 DSP FPGA ip核 wwj1020 2013-11-11 20:31 0 1580
FPGA常数表是存在哪里呢 FPGA Actel flash supers001 2013-11-11 19:45 3 1934
在FPGA上如何实现排序算法 FPGA PGA zhulin 2013-11-11 16:54 1 1936
[FPGA] chipscope只能显示标号？ ChipScope 信号 machairodus 2013-11-11 11:35 10 2160
求助，信号噪声信号噪声 AD sulianghe 2013-11-11 10:56 1 1400
[FPGA] 有熟悉Altera的进来指点下 altera ip AC jingyuxiong 2013-11-10 20:18 2 1667
[FPGA] syplify综合 UART 时序炸凉 2013-11-10 17:38 1 1366
A3P060做两个16位的乘法都做不了吗 FPGA PGA 编译 supers001 2013-11-10 17:07 1 1438
一个Verilog新手问题 verilog edge POS supers001 2013-11-10 16:13 7 1700
[CPLD] xilinx的千兆以太网IP核是免费的吗？ ...2 ip核 XILINX 以太网 zhhtqb2b 2013-11-9 13:21 28 14446
[VHDL] 关于布局时出现的一个警告 ...2 ST dc AI tmkdfan 2013-11-9 12:37 31 5881
[VHDL] 菜鸟就是菜鸟，连ISE测试文件都没搞好 ...2 se ST ni crjab 2013-11-8 21:58 21 4965
[VHDL] cpld写lcd的时序，第一次写vhdl，大家帮忙看看有问题没 LCD VHDL zhubright 2013-11-8 21:50 6 2163
[VHDL] 求助：结构体中使用signal和variable最后综合有什么区别呢 SIGNAL BLE Variable nm2012 2013-11-8 21:39 2 2284
[FPGA] 存储问题存储程序胡蒙云 2013-11-8 21:14 10 2068
[FPGA] 延时 HDL VHDL 函数胡蒙云 2013-11-8 21:10 5 2550
一个牛人对FPGA的理解－－太可怕了！ ...2 FPGA 存储器晶体 wmsk 2013-11-8 20:32 30 10327
用ISE自带仿真软件对于fpga代码数据仿真问题仿真软件 se FPGA代码 wdd765683369 2013-11-8 17:55 1 1873
[FPGA] FPGA的DDR模块接口连接DDR3时需要上拉电阻吗？ FPGA 接口 sylarback 2013-11-8 17:27 6 5611
[FPGA] 去掉chipscope ChipScope project AN JokerLone 2013-11-8 11:25 0 1294
Monkey版，咨询以下SRIO的授权问题 rio monkey lelee007 2013-11-8 11:23 17 4875
《基于VHDL的FPGA与NIOS_II实例精炼》配套源代码与视频整理 VHDL NIOS FPGA flanix 2013-11-8 08:35 6 4298
[FPGA] FPGA嵌入NIOSii后flash数量问题 flash FPGA NiosII hitszjia 2013-11-7 22:15 0 1732
[FPGA] 如何在XST下使用synplif综合得到的网表文件？ ST MATLA Lab 21xng 2013-11-7 17:56 0 1464
用DDR3的mig仿真问题 DDR 仿真 DDR3 dingning123 2013-11-7 17:54 2 2192
[FPGA] 适合fpga初学者的书籍 FPGA PGA 四季镇 2013-11-7 08:11 3 1732
[FPGA] 有关AD9914手册中的DAC校准 DAC ad9914 时钟 JokerLone 2013-11-7 00:08 5 3056
CPLD相邻引脚干扰问题引脚 kHz CY0904030105 2013-11-6 15:25 6 2001
modelsim modelsim ICE license 阳阳314 2013-11-6 13:11 0 1218
贴片知识：元件PCB封装元件 PCB封装器件 massemblyb 2013-11-6 12:29 3 5667
[FPGA] rom IP核的仿真问题仿真 ROM ip核 JokerLone 2013-11-6 11:09 5 1961
PCIE ip core 中断问题 PCIe ip bantaoti 2013-11-6 11:00 0 1472
DCM问题 DCM dc Synplify rejoicen 2013-11-5 22:47 0 1135
[FPGA] FPGA控制SDRAM 8寸LCD显示缓存交流 FPGA LCD显示 SDRAM huchl 2013-11-5 09:40 0 1820
FPGA中两个模块间怎么传输大数据 FPGA PGA 大数据 jlgcumt 2013-11-5 07:57 2 2083
GTX 问题求救 ip核晶振计数器 liwei702917 2013-11-5 07:13 2 1345
[FPGA] Quartus9.0调用modesim6.4仿真出现以下现象，怎么回事仿真 esim 流星402 2013-11-4 19:26 1 1737
[CPLD] 求XC9500XL系列开发板原理图原理图开发板开发板原理图 lsh1985 2013-11-4 16:25 3 2599
[FPGA] SDH的指针下泄 sd flyaudio 2013-11-4 13:32 1 1186