FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14237|帖子: 104450 收藏 (180)

1 ... 142 143 144 145146147 148 149 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] Vivado高效设计案例分享大赛 Vivado 大赛 ip 技术达人 2013-12-20 16:15 3 1425
[FPGA] xilinx pcie ipcore仿真问题 IPCore PCIe 仿真 by991 2013-12-20 16:13 0 2465
威视锐ZYNQ开发板-ZingSK入门设计--Hello_led hello LED zynq zingsoc 2013-12-20 10:53 5 2375
[FPGA] Diligent 低成本Zynq ZYBO开发板即将发货 Gen 开发板 zynq jameswangchip 2013-12-20 10:44 0 2284
[VHDL] 请教Kintex7上DDR2接口和Spartan6实现的区别 ddr2接口 kintex7 spartan6 gnr_zhao 2013-12-20 10:01 3 2148
采用FPGA提高广播应用的集成度集成 FPGA sd xiao6666 2013-12-20 09:43 5 1637
使用TLE2064做比较器遇到的问题比较器电压 wujiaming9876 2013-12-20 09:31 0 1418
用SPARTAN-6 FPGA GTP 收发器实现三倍速率SDI Spartan-6 FPGA sd Tianya283 2013-12-20 09:27 2 2624
[FPGA] 视频处理设计中FPGA与DSP方案的比较 DSP 视频处理 FPGA kslc 2013-12-20 08:20 1 1592
[FPGA] PCI9054板卡问题，在线坐等 PCI9054 板卡读写 463717263 2013-12-19 22:18 1 1374
[FPGA] 为什么chipscope扫不到板子啊？？ ChipScope 电脑 XILINX 彭旭 2013-12-19 19:29 3 1353
[FPGA] 想学FPGA应该用什么软件 FPGA PGA 软件斗转乾坤 2013-12-19 13:59 3 1564
视频: 如何在Vivado中使用Tcl脚本替代约束 tcl 脚本 Vivado GoldSunMonkey 2013-12-19 13:47 10 2317
virtex-6 ml605 怎样读写DDR3？ DDR3 读写 ml605 j22718282 2013-12-19 13:43 7 3501
PlanAhead中文视频教程-4:RTL与IP的设计入门: 视频教程 PlanAhead RTL GoldSunMonkey 2013-12-19 12:51 3 2173
PlanAhead中文视频教程-7:结果分析与底层规划 PlanAhead 视频教程引脚 GoldSunMonkey 2013-12-19 12:46 4 2032
PlanAhead中文视频教程-1－－工具简介 PlanAhead 视频教程 RTL GoldSunMonkey 2013-12-19 12:46 7 2478
双口Ram 双口RAM prz1234 2013-12-19 12:28 3 1440
[FPGA] virtex 6 pcie 的中断问题 PCIe virtex 时序 zhszzhszzhsz 2013-12-18 22:40 0 1226
[modelsim] virtex6 pcie中断问题 PCIe Virtex6 datasheet wmk1534 2013-12-18 22:14 11 3013
请教：我做的三层电梯程序，为什么仿真总得不到我想要的仿真电梯程序 ST 臣天男 2013-12-18 18:24 5 1554
请教各位高手,FPGA程序组合逻辑门占用资源过多,怎么降低呀,急!!!!! FPGA TI combination belery00 2013-12-18 16:07 8 2563
[FPGA] FPGA时钟延迟锁定环DLL的疑问 FPGA 时钟 virtex sxtz531 2013-12-18 15:33 0 1440
读xilinx zynq-7000 AP SoC上的SRAM Zynq-7000 XILINX zqyzsj 2013-12-18 08:56 2 1910
段码液晶的问题液晶控制 lsh1985 2013-12-17 22:47 0 1283
[FPGA] 关于spartan6输入数据在在IOB输入寄存器同步的问题 IO spartan6 sha527 2013-12-17 17:44 6 2430
[FPGA] IP核通过综合，在映射时被移除，如何解决？？？ ip核映射 AD xiantingfeng 2013-12-17 10:09 1 1740
为什么“异步复位同步释放”的时候要用2级寄存器？ seaundersky 2013-12-17 09:36 12 3890
[FPGA] fpga如何实现浮点指数运算？ FPGA 精度 xiantingfeng 2013-12-15 16:10 5 6651
[转载].FPGA学习的一些误区 ...2 3 4 FPGA altera LTE AutoESL 2013-12-13 22:25 69 7679
FPGA培训视频教程视频教程 FPGA 开发指南 thunder83 2013-12-13 15:31 16 3771
[FPGA] ADS8332通道的读取问题 ADS ST AI 书生，只为浮云 2013-12-13 10:40 1 1621
哪位玩转了：FPGA的部分重配置（Partial Reconfiguration） FPGA Partial configuration ysdx 2013-12-13 09:36 2 1749
求助：FPGA MAP时报错 FPGA 时钟 se van2048 2013-12-12 23:16 4 3586
synplify pro最新版官网下载 Synplify Synopsys ps tanjian7 2013-12-12 20:44 11 10893
[FPGA] 有做赛灵思的么？请问用IP核做的FIFO复位信号为何不管用？ FIFO 赛灵思 ip核 lanpad 2013-12-12 15:56 1 1561
[FPGA] 多个按键同时检测的情况怎么搞？ LED 控制电平 zhpg009 2013-12-11 19:07 1 1522
module 模块是否可以不用clk 触发？ module 触发 AC fengfei19901026 2013-12-10 22:45 4 1615
一次“血”的教训之Xilinx FPGA菊花链(转） XILINX FPGA 电源 jakfens 2013-12-10 22:42 19 11348
[FPGA] Xilinx All Programmable UltraScale产品系列荣耀面世 UltraScale 荣耀 Programmable jameswangchip 2013-12-10 20:29 0 1534