FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1 |主题: 14281|帖子: 104602

1 ... 142 143 144 145146147 148 149 ... 358 / 358 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 使用chipscope观察正弦波，如何能观察到正负信号？ ChipScope 信号正弦波 smk03 2013-12-30 10:04 4 3164
[FPGA] edk实验lab6中打不开chipscope_plbv46_iba_0.cdc ChipScope dc CD machairodus 2013-12-28 17:09 0 1584
为什么不能赋值 LED ge edge william228 2013-12-28 17:08 5 1550
FPGA资源不够用了，请教做优化 FPGA AC se supers001 2013-12-28 14:28 6 2176
Xilinx时序约束培训教材 ...2 时序 XILINX AD amini 2013-12-28 08:39 32 6788
[FPGA] 求助一个问题，生成bit流后要下载到开发板，结果报错了！开发板 ST RS 520810 2013-12-27 22:30 2 1298
请教位数不同的加法 reg supers001 2013-12-27 22:05 2 999
关于IP核调用的问题 ...2 ip核 TI TE 醉小清风 2013-12-27 20:44 30 6779
基于FPGA+嵌入式处理器的违章车辆视频检测系统 FPGA 视频检测嵌入式处理器星星之火红 2013-12-26 22:15 2 2436
请教，SPARTAN-6使用DDR2时错一个数的问题！！ ...2 3 DDR Spartan-6 芯片 gnr_zhao 2013-12-26 20:39 59 8631
SOPC如何优化 sopc altera TE ysdx 2013-12-26 20:11 1 1149
Modesim 编辑 ISE的VHDL相关库 VHDL esim se why2009a 2013-12-26 17:17 18 3070
PCIE IP核使用问题？ ip核 PCIe altera jlgcumt 2013-12-26 15:00 1 1829
CPLD入门学习哪款好，资料多，又有发展 PLD tianwen_4524 2013-12-26 13:18 4 1595
[CPLD] 使用cpld做乘除法，用cpld加比较器做AD转换器 AD转换器比较器 westksl 2013-12-26 00:29 2 2189
[FPGA] 呼叫猴哥，关于V5系列GTP的用法 divider CD ce mhanchen 2013-12-25 22:09 4 2612
[FPGA] [Xilinx，紧急求助] FPGA与PC之间的千兆网口通信求助/讨论帖通信 FPGA pc 旅途尽美 2013-12-25 17:37 2 1662
[FPGA] FIR 滤波器不同时钟下工作结果怎么不一样 FIR 时钟滤波器知为123 2013-12-25 17:19 11 2052
[FPGA] ALTERA PLL的异步复位同步释放讨论 altera luyaker 2013-12-25 16:53 0 2568
v5-fx70t ROCKETIO ,GTX 光纤通道接收数据问题光纤通道 RocketIO CD gao4306629 2013-12-25 10:52 11 4305
数据的移位截取移位时钟 JokerLone 2013-12-25 09:43 1 1203
有符号数处理 EDA 移位 se supers001 2013-12-25 09:39 1 1411
[FPGA] 同呼唤大神，如何在一个vhdl中同时用上升和下降沿 HDL VHDL hd nm2012 2013-12-24 22:08 10 2342
[FPGA] PLL级联的问题 PLL cyclone CycloneII 知为123 2013-12-24 21:40 0 1963
关于quartus警告 SIGNAL SignalTAP hbicecream 2013-12-24 19:34 15 5788
[FPGA] xilinx的fifo核 FIFO XILINX spartan zhuxinyu2008 2013-12-24 16:53 0 1360
[FPGA] FPGA无法加载EPROM FPGA spartan gzdly 2013-12-24 14:38 11 4221
[FPGA] SPARTAN-6的clocking wizard输入用普通IO管脚怎么设置 clocking IO Spartan-6 12089044 2013-12-24 14:13 3 1961
fpga网口通信问题 FPGA 通信 ip核 bulonghu 2013-12-24 10:06 4 3801
采用Virtex5_FF1136_LX50T设计千兆网口，感觉FPGA没有工作啊 virtex 千兆网 FPGA cedarxiaomaoyu 2013-12-24 09:56 12 3707
[FPGA] spartan-6 下板出错求助 Spartan-6 pc NET nikefd 2013-12-24 09:09 2 1227
CPLD应用信号单片机 l琉璃l 2013-12-23 19:46 0 1119
[FPGA] 【博文分享】Vivado高效设计案例分享大赛---轻松创建自己的IP 大赛 Vivado ip 技术达人 2013-12-23 16:24 0 2397
V5使用ISERDES，MAP时出错 serdes AC AD wen998763 2013-12-23 15:57 2 1266
FPGA 视频教程免费下载 ...2 FPGA PGA 视频教程 weierdadz 2013-12-23 15:40 28 7720
求助ISERDES 问题 serdes 数据采集串行数据 wen998763 2013-12-23 10:32 4 1642
[verilog] 新人求教，，怎么考虑用高斯消元得到一个下三角矩阵矩阵二进制 yoursist5 2013-12-23 10:32 0 1432
[FPGA] 如何实现DSP软核嵌入FPGA DSP FPGA 软核墨桃夭夭 2013-12-22 16:17 0 1614
[modelsim] modelsim一直loading求大牛看看 modelsim AC spark550 2013-12-22 14:55 0 2342
V6 DDR2工作OK，使用CHIPSCOPE抓取DDR2部分后不能工作 ChipScope DDR dc colorjuncn 2013-12-21 22:24 6 2439