FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14374|帖子: 104884

1 ... 140 141 142 143144145 146 147 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


基于FPGA的交流电测量仪的设计电测量测量仪 FPGA xuehua230 2014-3-11 23:50 5 3255
[FPGA] 准备上cy5 SoC了，有北京的朋友没 SOC 工业级 highend 2014-3-11 23:49 4 1526
[FPGA] 新书《深入理解Altera FPGA 应用设计》出版倒计时 altera FPGA coyoo 2014-3-11 23:45 7 2085
[FPGA] Virtex-6的旁路电容和去耦电容。 virtex-6 去耦电容 AC azzzztec 2014-3-11 23:37 3 2123
[verilog] 如图所示，这种情况怎么完成16位数据的写？二进制时序 zhpg009 2014-3-11 10:59 5 1614
[FPGA] 求一份基于FPGA的出租车计价器毕业论文谢谢啦出租车计价器 FPGA 电机驱动模块 Death格雷尔 2014-3-8 09:48 3 1725
[Quartus] NIOS 调试问题调试 NIOS ip TA说他是 2014-3-7 23:09 4 1914
[FPGA] Xilinx 客户全定制工程创建办法 XILINX 技术达人 2014-3-7 16:16 0 1084
FPGA 程序时好时坏，求原因ORZ FPGA 噪声 Chip shine_hh 2014-3-7 12:22 2 1170
[FPGA] xilinx spartan6做一个摄像头显示的问题 XILINX 摄像头 spartan6 zsuhh 2014-3-7 08:36 2 1271
[FPGA] quartus ii编译完后提示的警告数量和下面显示的警告数量不同 UART 编译吟游 2014-3-7 08:24 1 1214
各位大神，请教CH372设置工作方式的问题 USB se 触发 pangning7085 2014-3-7 00:59 8 2809
[verilog] 对一个有32位的reg变量赋值，每次只赋一位怎么实现？ record Wire ST 吟游 2014-3-6 21:07 5 5365
[verilog] 写法不同综合出的结果有什么差异 DSP INA rc xins_n 2014-3-6 18:48 2 1750
[FPGA] 帮我看一下下面的代码什么意思啊谢啦代码 ST 信号 Death格雷尔 2014-3-6 15:45 0 1365
[VHDL] 关于fpga里面的ram读写 FPGA PGA 痴小吃 2014-3-6 14:20 3 2066
载波载波 fpga_行者 2014-3-6 00:11 1 1171
[FPGA] SD卡读取实验，关于利用RS232将FIFO中数据串行读出的问题 FIFO rs232 SD卡 boshen 2014-3-6 00:10 4 2607
[FPGA] 如何用verilog实现时钟的相位延迟？ verilog 时钟相位技术达人 2014-3-6 00:08 2 4905
仿真文件很大仿真 SIM se entepino 2014-3-6 00:06 2 908
[FPGA] 构建NIOS外设 NIOS flash DRAM wjddyj 2014-3-6 00:05 4 1555
[Quartus] Quartus 编译时的warning 编译 warning ProRicky 2014-3-6 00:03 3 2128
[FPGA] VGA 视频采集 VGA 视频采集 FPGA xypng 2014-3-6 00:01 1 1381
Alter FPGA 与 Xilinx FPGA 的优缺点比较? ...2 3 4 FPGA LTE XILINX AutoESL 2014-3-4 11:41 60 17057
硬件工程师QQ群 ...2 工程师硬件硬件工程师 HAORANAN123 2014-3-3 21:17 28 4878
[FPGA] 扩展UltraScale ASIC级FPGA与Zynq SoC架构，赛灵思推出UltraScale MPSoC ASIC FPGA 赛灵思技术达人 2014-3-3 10:26 1 1558
AD9959输出的信号像是高频与低频的条幅波是什么情况 ad9959 低频信号 kobeshow 2014-3-2 09:10 0 1522
[FPGA] 【精彩*】Adam Taylor玩转MicroZed连载21：详解Zynq 的PS/PL ADAM Micro Taylor 技术达人 2014-3-1 16:01* 0 3221
[modelsim] modelsim仿真跨时钟域仿真出现的问题 modelsim 仿真时钟 XLDZZ 2014-2-28 16:04 7 1902
呼唤猴哥，好久不见啊星星之火红 2014-2-28 09:45 4 1539
[FPGA] 用FPGA控制WIFI模块，实现和有WIFI接口的笔记本通信，能不能实现？ FPGA 接口控制闲来2012 2014-2-27 15:33 11 8423
用DDR3的MIG仿真数据仿真 DDR3 SIM dingning123 2014-2-26 23:08 11 3157
[FPGA] 【电源模块--架构】FPGA系统的集成式电源管理单元简化电源管理集成电源模块 gdylbxnxs 2014-2-26 17:33 0 1156
嵌入式ARM交流 347489284 ARM 嵌入式 alexer 2014-2-26 10:26 0 1018
新手，求兄弟们帮忙解答下 AC ISP ce bzy812 2014-2-26 09:43 7 1853
请教MCB读写操作读写操作 DDR DDR2SDRAM wolfskin 2014-2-25 22:39 7 1765
Virtex6如何输出时钟驱动3.3V的电平？电平时钟驱动 Virtex6 sleepybear 2014-2-25 11:25 5 2931
[CPLD] CPLD如何实现频率相加信号 hz qiang6091 2014-2-24 22:18 11 2191
一个关于状态机的小问题 state TE JokerLone 2014-2-24 21:15 5 1417
FPGA在步进电机控制中的应用 FPGA 步进电机控制信号 xjsxjtu 2014-2-24 14:32 3 2003