FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14237|帖子: 104450 收藏 (180)

1 ... 137 138 139 140141142 143 144 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 如何用verilog实现时钟的相位延迟？ verilog 时钟相位技术达人 2014-3-6 00:08 2 4757
仿真文件很大仿真 SIM se entepino 2014-3-6 00:06 2 793
[FPGA] 构建NIOS外设 NIOS flash DRAM wjddyj 2014-3-6 00:05 4 1365
[Quartus] Quartus 编译时的warning 编译 warning ProRicky 2014-3-6 00:03 3 1823
[FPGA] VGA 视频采集 VGA 视频采集 FPGA xypng 2014-3-6 00:01 1 1284
Alter FPGA 与 Xilinx FPGA 的优缺点比较? ...2 3 4 FPGA LTE XILINX AutoESL 2014-3-4 11:41 60 16021
硬件工程师QQ群 ...2 工程师硬件硬件工程师 HAORANAN123 2014-3-3 21:17 28 4337
[FPGA] 扩展UltraScale ASIC级FPGA与Zynq SoC架构，赛灵思推出UltraScale MPSoC ASIC FPGA 赛灵思技术达人 2014-3-3 10:26 1 1423
AD9959输出的信号像是高频与低频的条幅波是什么情况 ad9959 低频信号 kobeshow 2014-3-2 09:10 0 1326
[FPGA] 【精彩*】Adam Taylor玩转MicroZed连载21：详解Zynq 的PS/PL ADAM Micro Taylor 技术达人 2014-3-1 16:01* 0 3083
[modelsim] modelsim仿真跨时钟域仿真出现的问题 modelsim 仿真时钟 XLDZZ 2014-2-28 16:04 7 1709
呼唤猴哥，好久不见啊星星之火红 2014-2-28 09:45 4 1378
[FPGA] 用FPGA控制WIFI模块，实现和有WIFI接口的笔记本通信，能不能实现？ FPGA 接口控制闲来2012 2014-2-27 15:33 11 7929
用DDR3的MIG仿真数据仿真 DDR3 SIM dingning123 2014-2-26 23:08 11 2812
[FPGA] 【电源模块--架构】FPGA系统的集成式电源管理单元简化电源管理集成电源模块 gdylbxnxs 2014-2-26 17:33 0 1026
嵌入式ARM交流 347489284 ARM 嵌入式 alexer 2014-2-26 10:26 0 902
新手，求兄弟们帮忙解答下 AC ISP ce bzy812 2014-2-26 09:43 7 1633
请教MCB读写操作读写操作 DDR DDR2SDRAM wolfskin 2014-2-25 22:39 7 1507
Virtex6如何输出时钟驱动3.3V的电平？电平时钟驱动 Virtex6 sleepybear 2014-2-25 11:25 5 2626
[CPLD] CPLD如何实现频率相加信号 hz qiang6091 2014-2-24 22:18 11 1875
一个关于状态机的小问题 state TE JokerLone 2014-2-24 21:15 5 1220
FPGA在步进电机控制中的应用 FPGA 步进电机控制信号 xjsxjtu 2014-2-24 14:32 3 1843
[FPGA] Vivado HLS学习资料 Vivado vi AD 技术达人 2014-2-24 13:38 0 1232
[FPGA] VivadoHLS中函数的层次设计和优化 VivadoHLS 函数 TI 技术达人 2014-2-24 13:37 0 1383
[FPGA] 关于K7的IO承受电压电压 IO 技术达人 2014-2-24 13:35 0 942
[CPLD] 批量的latticeCPLD的烧写方法有哪些 lattice wanglei0307 2014-2-23 22:14 14 3474
CPLD一路信号进去分成两路输出疑问信号时钟 suiyicui 2014-2-23 20:14 1 1393
[FPGA] 求助verilog编写实现AXIStream-FIFO功能思路 verilog编写 FIFO stream ZHLEzuiqiang 2014-2-21 15:57 0 2190
成功的开始最重要！FPGA入门心得 FPGA 布局布线电路星星之火红 2014-2-21 12:26 2 1866
[FPGA] 转载 Modelsim 中 ERROR: No extended dataflow license exists Extended ST modelsim zhongyan 2014-2-21 08:47 0 3369
[FPGA] 移植到VIVADO 的错误，错误如下移植 Vivado IDE yzh0912 2014-2-20 22:53 4 2449
对学习 I2C 总线的求助总线 FPGA sunt8707 2014-2-20 20:54 11 2436
[Quartus] ML605 MIG 等不到 app_rd_data_valid有效 App ml605 AD harborn 2014-2-20 15:52 8 6304
关于Quartus II 13.0输入括号（）的问题 POS os luyaker 2014-2-19 20:21 6 2665
一种基于CPLD的DSP人机接口模块设计 (1) 接口模块模块设计星星之火红 2014-2-19 18:02 3 1495
[FPGA] 怎样选择一个比较合适的FPGA的型号？ FPGA AD ADC zlping 2014-2-19 16:08 1 1656
[FPGA] verilog 今日心得 verilog 电路硬件电路 TataJen 2014-2-19 16:06 6 1428
跨时钟的信号一定要做同步处理，请问同步处理是下面哪种信号时钟 Pulse entepino 2014-2-19 14:43 1 1113
[modelsim] 关于 EDA RTL simulation 的问题 EDA simulation RTL 曹克强 2014-2-18 22:23 2 2102
求助，quartus II 编译之critical warning 编译 braverty 2014-2-18 22:20 2 1528