收藏本版 |订阅

今日: 0|主题: 14410|帖子: 104956

[VHDL] VHDL编译时出现问题,求大神解读
2015-7-15 16:10 4 2681
[FPGA] FPGA实战演练逻辑篇50:时钟 attach_img
2015-7-15 10:50 0 881
[FPGA] 如何通过FPGA产生一个伪随机序列?求VHDL源代码 新人帖
2015-7-15 09:10 1 1887
[FPGA] xilinx ise 11.1的license,序列号,**。 attachment
2015-7-14 17:19 12 7747
[CPLD] ALTERA的CPLD布板问题
2015-7-14 11:07 0 1073
[FPGA] FPGA实战演练逻辑篇49:基本的时序分析理论2 attach_img
2015-7-14 10:47 1 748
icecut发来贺电,回复的每人一分(中午已经结贴)  ...23
2015-7-14 10:17 58 12122
【开源】FPGA竞赛实战系列套件资料(外挂模块可达10多块) attach_img  ...23
2015-7-11 16:18 46 7518
[FPGA] FPGA实战演练逻辑篇48:基本的时序分析理论1 attach_img
2015-7-9 21:25 0 827
[FPGA] [紧急求助] 这两道题目怎么用PFGA仿真做 attach_img
2015-7-9 09:06 0 688
[FPGA] FPGA如何控制8位的DA转换器
2015-7-8 18:03 0 1856
[FPGA] FPGA实战演练逻辑篇46:逻辑复制与资源共享 attach_img
2015-7-8 17:54 1 1081
[CPLD] 就想用最小的CPLD器件产生个m序列,熟练的兄弟给指导个
2015-7-8 17:52 3 1450
求助。如何编写程序检测10010序列
2015-7-8 17:51 3 1039
[matlab] VHDL设计举例:步进电机控制器程序设计
2015-7-8 17:45 1 3587
[FPGA] xilinx或Altear管脚锁定能否同AD9同步 新人帖
2015-7-8 17:42 3 1042
[matlab] VHDL设计举例:伪随机数产生器
2015-7-8 16:48 1 4928
[FPGA] FPGA实战演练逻辑篇47:消除组合逻辑的毛刺 attach_img
2015-7-8 10:08 0 914
[FPGA] FPGA资料 attachment
2015-7-7 21:53 0 731
如何前期分配IO-xilinx-Planahead attachment digest
2015-7-7 15:23 8 3827
用CPLD片子实现个m序列,画的原理图不知道哪里有问题啊
2015-7-6 21:11 4 1248
[FPGA] 最近在学习altera的cyclone V的soc开发板,有些问题
2015-7-6 20:47 0 1186
[VHDL] 求助~~FPGA如何实现对cameralink数据传输的控制 新人帖
2015-7-5 21:51 8 4264
有没有人注意Libero IDE 9.1与8.x对比有些变化。
2015-7-4 18:14 0 900
[FPGA] libero ide里器件不全是怎么回事 attach_img
2015-7-4 18:09 4 1365
[FPGA] 谁有vivado的**版啊 求分享啊 attachment
2015-7-3 22:54 9 4172
FPGA+双口RAM+PCI9054
2015-7-3 17:29 1 1927
[FPGA] 调用ddr2 ip核时,编译出现的两个问题 新人帖
2015-7-3 14:33 1 1901
[FPGA] FPGA实战演练逻辑篇45:减少关键路径的逻辑等级 attach_img
2015-7-3 12:33 1 1325
[verilog] 关于MBI5153的问题 attach_img
2015-7-3 12:24 1 2853
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部