FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14276|帖子: 104592

1 ... 158 159 160 161162163 164 165 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


基于DDS的任意信号发生器设计 DDS 信号发生器 AC 梅花望青竹 2013-8-19 19:21 8 2593
verilog 程序，新手，求指点 verilog mb pd justloong 2013-8-19 10:48 2 1959
[Quartus] TimeQuest中状态机的状态输出被当做基本时钟是为什么？时钟 timequest aikimi7 2013-8-19 10:13 1 2447
[FPGA] 电路的逻辑出现错误？电路 TEST TE bigmonstercai 2013-8-19 08:14 2 1435
vivado使用遇到问题，求解答。 Vivado AN se zw8382231 2013-8-18 18:46 0 2223
[verilog] 一个关于AD828的驱动程序，求各位大神指教指教一下 AD 驱动程序 se 草原狼10 2013-8-18 16:14 9 2193
三段式verilog状态机，写好状态机还真不容易，求指导 verilog state yzh0912 2013-8-17 23:29 0 1372
加载程序在复位后为何还存在 flash FPGA PGA entepino 2013-8-17 13:37 6 1561
[CPLD] 请教关于晶振给fpga提供时钟的问题 ...2 FPGA 时钟晶振 mobaimo 2013-8-17 09:48 36 12311
[FPGA] 赛灵思的片子，对信号取反竟然有错误，有图，请教各位信号赛灵思 DM workhard123 2013-8-16 17:56 14 3129
[FPGA] 有谁用过xilinx的FFT核么？ fft XILINX ip核 chenqizhou8 2013-8-16 17:38 0 1835
[FPGA] sdram在连续写和非连续写的时候有什么差异呢？ DRAM SDRAM 廊桥拾梦 2013-8-16 16:53 2 1692
[FPGA] 求助开发板怎么选开发板信号 FPGA zhaopeng317 2013-8-16 10:27 4 1489
[FPGA] FPGA设计常用IP核-锁相环--FPGA入门视频教程视频教程 FPGA设计 0316 2013-8-16 10:21 2 1758
关于ISE14.5的iMPACT IMPACT se CAN paraselene1 2013-8-16 09:44 0 1420
FPGA 彩屏触摸屏 FPGA 触摸屏控制 1246934980 2013-8-15 20:30 1 1216
跨时钟域问题时钟 FIFO tmkdfan 2013-8-15 18:38 4 2187
LVCMOS25的问题 CMOS 电平 FPGA shajiayu 2013-8-15 10:46 3 4522
关于FPGA烧写模式的问题 FPGA flash fanfanjwj 2013-8-15 09:55 3 2221
刚推出一个 n 合 1 调试器，给大家过过目 ...2 调试器 AC USB 王紫豪 2013-8-15 09:44 29 3942
如何把外部输入的异步的脉冲信号倍频异步脉冲信号倍频 entepino 2013-8-15 08:51 3 1852
[FPGA] fpga的TATG口上电后的2.5V经常出现短路现象 FPGA 短路 JTAG fangzimo 2013-8-15 08:44 1 2098
[verilog] verilog是否有record类型 verilog record 数据类型 yghanwuji 2013-8-14 23:15 1 1920
[CPLD] 基于FPGA控制的温度检测无线发射接收系统 FPGA 控制 gaochy1126 2013-8-14 22:58 12 2823
谁做过FPGA控制SJA1000的代码，小弟参考参考呀！ FPGA 代码控制 jlgcumt 2013-8-14 20:47 2 1714
[FPGA] 新手求助，基于FPGA的磁通计设计 FPGA PGA 泰迪凶 2013-8-14 17:11 0 1438
新人学习FPGA，对于一些名词很陌生，希望给解答下。 FPGA ck rocket 彭旭 2013-8-14 16:58 3 1726
[CPLD] Synplify.for.Lattice.v8.2 1CD 1CD CD Synplify lattice annewell 2013-8-14 11:01 0 2018
[CPLD] 芯片上多个时钟输入是什么个情况？时钟芯片引脚 shitouzdh 2013-8-14 10:32 8 2525
[FPGA] RTOS/处理器大翻新　NI新版CompactRIO现身 ni RTOS 处理器 jameswangchip 2013-8-14 08:11 1 1946
谁能给我一个GTP/GTX的例子呢？ COM shiyinjita 2013-8-13 23:06 12 1946
[FPGA] 关于FPGA的IP核设计流程 FPGA ip核 PGA lizhezhe1988 2013-8-13 21:50 7 2238
[FPGA] PlanAhead的时序报告 PlanAhead 时序 TI shajiayu 2013-8-13 12:11 1 2117
FPGA的普通I/O口用作时钟输入输出 FPGA I/O 时钟阿多 2013-8-13 10:06 10 6809
Xilinx Virtex6 GTX Transceiver设计总结 XILINX transceiver Virtex6 星星之火红 2013-8-12 22:19 5 3864
quartus ii 自带NCO核不能用了怎么办? limit MIT 1014291919 2013-8-12 20:47 2 1804
一个关于FFT核的问题 fft 端口 1014291919 2013-8-12 20:42 7 2028
基于FPGA/CPLD设计与实现UART UART FPGA/CPLD 器件星星之火红 2013-8-12 20:17 10 2584
[FPGA] 各位朋友,有没有兴趣在soc fpga下找课题拓展? FPGA SOC 开源睿者无惧 2013-8-12 17:45 1 1371
[verilog] 急求智能小车上的电子罗盘MAG3110模块的程序代码智能小车电子罗盘程序代码开水养鱼 2013-8-12 09:59 0 2592