今日: 2|主题: 14230|帖子: 104423 收藏 (179)
[VHDL] 分频 attach_img
2013-7-27 10:49 4 1572
[VHDL] PS2键盘时钟与系统时钟
2013-7-26 23:21 1 1718
[FPGA] 项目外包  ...2
2013-7-26 23:19 20 3171
[FPGA] ddr sdram突发读写传输
2013-7-26 23:05 5 3208
V6 GTX的环回设置
2013-7-26 22:56 8 2939
基于赛灵思Virtex-5的音视频监视系统设计
2013-7-25 23:53 1 1535
[FPGA] 求助:关于virtex入门
2013-7-25 23:48 3 1243
一些硬件电路技术经验积累  ...23
2013-7-25 23:39 40 6633
基于赛灵思FPGA的微波辐射计数控系统设计与实现
2013-7-25 23:39 1 1807
利用FPGA解决手持设备MPU功耗难题
2013-7-25 23:38 1 1402
用插值查找表简便实现FPGA的DSP功能
2013-7-25 23:38 1 1703
赛灵思System Generator时间参数深度剖析
2013-7-25 00:02 0 2037
浅析FPGA Editor如何提升设计效率
2013-7-25 00:00 0 985
有关赛灵思基于ARM处理器处理架构的16个疑问
2013-7-24 23:59 0 2814
赛灵思ISE设计流程介绍
2013-7-24 23:55 0 1422
Verilog中的除法和求余运算
2013-7-24 23:12 0 4572
MCB硬核的使用
2013-7-24 22:11 12 2090
请教一个问题!
2013-7-24 20:56 2 10042
基于赛灵思FPGA和MCU结构的线性调频高度表
2013-7-23 22:05 2 1937
采用FPGA设计SDH光传输系统设备时钟
2013-7-23 22:05 1 1855
FPGA管教分配需要考虑因素
2013-7-23 22:03 2 1457
赛灵思Spartan®-6 FPGA 工业以太网套件介绍 attachment
2013-7-23 22:03 2 1693
谁做过基于自由摆的平板控制系统!!!
2013-7-23 22:03 1 1402
基于赛灵思Virtex-4的可重构计算硬件平台改进设计 attachment
2013-7-23 22:02 2 1102
FPGA动态局部可重构中基于TBUF总线宏设计
2013-7-23 22:02 2 1493
PWM扩流? attach_img
2013-7-23 22:02 8 1521
[VHDL] 如何知道优先编码器已编码完成?
2013-7-23 08:39 3 1736
VHDL里一个警告的问题
2013-7-23 00:14 4 1785
Error: Illegal name "txa111" -- pin name already exists
2013-7-23 00:14 4 5767
CPLD开放服务
2013-7-23 00:13 12 2398
chipscope
2013-7-22 22:02 11 1996
威视锐ZYNQ开发板-ZingSK嵌入式入门设计--Linux_Hello_LED  ...2
2013-7-21 23:06 20 3604
ep2c8q208c8n的AS有问题
2013-7-21 22:20 9 1958
[CPLD] 求助,求助,epm7256,做的rst复位 attach_img
2013-7-21 21:20 2 1725
[FPGA] 关于spartan-3E开发板入门套件程序烧写
2013-7-21 21:06 7 3882
VHDL的详解PPT,中英结合版本+muxpluss2软件使用 attachment  ...2
2013-7-21 21:03 22 4098
ISE警告 attach_img  ...2
2013-7-21 20:57 22 3842
matlab生成mif文件,帮助第一次用的朋友们
2013-7-21 20:56 9 1903
FPGA工作发烫  ...2
2013-7-20 21:06 21 5679
Xilinx SDK开发工具中的.MFS文件 和相应的地址是什么意思 attach_img
2013-7-20 20:58 3 2888
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则