收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

[FPGA] Bellnix开发出用于赛灵思FPGA的电源模块,纹波噪声减至7.5mV(ZT)
2013-7-30 23:45 5 1906
VHDL语法问题 attach_img
2013-7-30 08:01 4 1720
[FPGA] E1成帧器FPGA设计请教
2013-7-30 00:04 16 2173
[FPGA] NIOS II程序固化到EPCS跑一段时间后变慢了很多
2013-7-29 22:38 11 3465
[FPGA] Zedboard全球首发 attach_img digest  ...2
2013-7-29 21:57 22 5302
[VHDL] 初次编程,求大神指点
2013-7-29 21:47 11 4597
VHDL函数的使用
2013-7-29 21:46 15 2406
参加快乐分享活动-基于spartan6的DDR2的研究
2013-7-29 21:44 7 1448
verilog parmater的问题
2013-7-29 21:32 10 2945
大家快来看看:信号处理
2013-7-29 21:31 7 1632
关于并行双向IO口问题
2013-7-28 21:59 4 3033
XCF128烧写
2013-7-28 21:41 9 3029
FPGA个别引脚烧坏的情况
2013-7-27 11:09 11 7948
[VHDL] 分频 attach_img
2013-7-27 10:49 4 1816
[VHDL] PS2键盘时钟与系统时钟
2013-7-26 23:21 1 1954
[FPGA] 项目外包  ...2
2013-7-26 23:19 20 3685
[FPGA] ddr sdram突发读写传输
2013-7-26 23:05 5 3485
V6 GTX的环回设置
2013-7-26 22:56 8 3430
基于赛灵思Virtex-5的音视频监视系统设计
2013-7-25 23:53 1 1798
[FPGA] 求助:关于virtex入门
2013-7-25 23:48 3 1396
一些硬件电路技术经验积累  ...23
2013-7-25 23:39 40 7499
基于赛灵思FPGA的微波辐射计数控系统设计与实现
2013-7-25 23:39 1 1993
利用FPGA解决手持设备MPU功耗难题
2013-7-25 23:38 1 1615
用插值查找表简便实现FPGA的DSP功能
2013-7-25 23:38 1 1857
赛灵思System Generator时间参数深度剖析
2013-7-25 00:02 0 2214
浅析FPGA Editor如何提升设计效率
2013-7-25 00:00 0 1133
有关赛灵思基于ARM处理器处理架构的16个疑问
2013-7-24 23:59 0 2969
赛灵思ISE设计流程介绍
2013-7-24 23:55 0 1551
Verilog中的除法和求余运算
2013-7-24 23:12 0 4782
MCB硬核的使用
2013-7-24 22:11 12 2307
请教一个问题!
2013-7-24 20:56 2 10253
基于赛灵思FPGA和MCU结构的线性调频高度表
2013-7-23 22:05 2 2109
采用FPGA设计SDH光传输系统设备时钟
2013-7-23 22:05 1 2206
FPGA管教分配需要考虑因素
2013-7-23 22:03 2 1635
赛灵思Spartan®-6 FPGA 工业以太网套件介绍 attachment
2013-7-23 22:03 2 1866
谁做过基于自由摆的平板控制系统!!!
2013-7-23 22:03 1 1574
基于赛灵思Virtex-4的可重构计算硬件平台改进设计 attachment
2013-7-23 22:02 2 1263
FPGA动态局部可重构中基于TBUF总线宏设计
2013-7-23 22:02 2 1792
PWM扩流? attach_img
2013-7-23 22:02 8 1808
[VHDL] 如何知道优先编码器已编码完成?
2013-7-23 08:39 3 1944
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部