订阅

今日: 1 |主题: 14276|帖子: 104592

FPGA做JPAG解码  ...2
2013-7-7 21:35 22 4950
介绍一款主流的FPGA芯片  ...2
2013-7-7 21:34 21 3779
ISE里怎么生成自己的IP?
2013-7-7 11:38 9 1906
设计时钟定时开关
2013-7-6 23:50 1 1363
SD卡封转及管脚说明
2013-7-6 22:43 7 1789
5VAD与3.3VCPLD连接问题  ...2
2013-7-6 22:22 20 3618
一个计数的问题
2013-7-6 11:06 15 1608
Xilinx与台积公司合作采用16FinFET工艺联手打造拥有最快上市最
2013-7-5 23:13 2 1732
Xilinx All Programmable 28nm器件全线通过PCIe规范测试
2013-7-5 23:11 2 1544
如何在FPGA 中实现状态机
2013-7-5 23:10 2 1722
Vivado HLS 简化浮点PID控制器设计
2013-7-5 23:09 3 2468
赛灵思高层次综合工具加速FPGA设计
2013-7-5 22:50 3 1763
弱弱的问一下,用FPGA能否搭建一个并行的BP神经网络?
2013-7-5 16:29 14 3238
FPGA很好的资料
2013-7-5 12:00 2 1612
SerDes收发器技术入门文档分享
2013-7-4 21:25 2 1754
赛灵思战略营销与商业规划总监Steve Leibson 与您分享行业知识
2013-7-4 21:21 2 1741
赛灵思战略营销与商业规划总监Steve Leibson 与您分享行业知识
2013-7-4 21:20 2 1852
Testbench代码设计技巧
2013-7-4 21:19 3 1484
FPGA verilog的编程心得
2013-7-4 21:18 2 1072
如何在设计阶段考虑降低XILINX的功耗?
2013-7-4 21:11 2 1261
Verilog设计经验点滴
2013-7-4 21:11 2 1301
读写2GB的SD卡与8GB的有何不同?
2013-7-4 19:17 10 1537
ACTEL专题讲座(4):Fusion-业界首个模数混合的FPGA
2013-7-4 14:55 5 2417
设计一个28nm器件有多难? 20nm, 16nm, 10nm呢?
2013-7-3 22:07 3 1733
模块间的相互影响
2013-7-3 22:00 19 1769
Xilinx 推出全新的 FPGA 设计方法培训课程
2013-7-3 21:54 2 987
把握赛灵思FPGA中的主要时钟资源
2013-7-3 21:53 1 1734
打造安全的嵌入式系统至关重要
2013-7-3 21:52 2 1443
回到未来:用图形化方法快速实现复杂的SoC设计
2013-7-3 21:51 2 1622
DSO “comparo”彰显先进的Smarter System
2013-7-3 21:50 3 1763
如何选择合适的FPGA千兆位收发器?
2013-7-3 21:46 2 1212
ASIC都去哪儿了?
2013-7-3 21:43 2 1694
终于明白寄存器的CE端真正的作用了 attach_img
2013-7-3 09:12 9 4606
FIR滤波器FAQ
2013-7-2 22:52 9 2707
ISE14.2的PlanAhead打不开!license没问题!
2013-7-2 22:48 7 5999
VHDL映射关系
2013-7-2 22:46 15 1934
hba
2013-7-2 22:42 1 1192
请教
2013-7-2 22:39 6 1296
质疑:ZYNQ PS内置的256k字节OCM,是不是SDRAM?
2013-6-30 22:51 1 1871
FPGA控制CH372批量传输数据
2013-6-30 22:38 4 1842
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部