收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104828

基于FPGA的总线型LVDS通信系统设计
2013-7-8 14:55 2 2315
CPLD的罕见问题 attach_img
2013-7-8 09:48 13 2790
约束、时序分析的概念 agree
2013-7-7 22:16 3 1389
为什么嵌入式开发人员要使用FPGA?
2013-7-7 22:05 2 975
FPGA如何改变改变嵌入设计格局?
2013-7-7 22:04 2 1004
用FPGA平台实现工业电机最大效率
2013-7-7 22:04 2 1489
如何选择合适的FPGA千兆位收发器?
2013-7-7 22:04 2 1398
FAE讲堂之插值查找表:实现DSP 功能的简便方法
2013-7-7 22:03 1 1354
基于FPGA雷达成像方位脉冲压缩系统的设计
2013-7-7 21:55 0 1545
FPGA做JPAG解码  ...2
2013-7-7 21:35 22 5171
介绍一款主流的FPGA芯片  ...2
2013-7-7 21:34 21 3998
ISE里怎么生成自己的IP?
2013-7-7 11:38 9 2017
设计时钟定时开关
2013-7-6 23:50 1 1422
SD卡封转及管脚说明
2013-7-6 22:43 7 1896
5VAD与3.3VCPLD连接问题  ...2
2013-7-6 22:22 20 3907
一个计数的问题
2013-7-6 11:06 15 1759
Xilinx与台积公司合作采用16FinFET工艺联手打造拥有最快上市最
2013-7-5 23:13 2 1827
Xilinx All Programmable 28nm器件全线通过PCIe规范测试
2013-7-5 23:11 2 1654
如何在FPGA 中实现状态机
2013-7-5 23:10 2 1839
Vivado HLS 简化浮点PID控制器设计
2013-7-5 23:09 3 2586
赛灵思高层次综合工具加速FPGA设计
2013-7-5 22:50 3 1888
弱弱的问一下,用FPGA能否搭建一个并行的BP神经网络?
2013-7-5 16:29 14 3412
FPGA很好的资料
2013-7-5 12:00 2 1661
SerDes收发器技术入门文档分享
2013-7-4 21:25 2 1824
赛灵思战略营销与商业规划总监Steve Leibson 与您分享行业知识
2013-7-4 21:21 2 1843
赛灵思战略营销与商业规划总监Steve Leibson 与您分享行业知识
2013-7-4 21:20 2 1942
Testbench代码设计技巧
2013-7-4 21:19 3 1561
FPGA verilog的编程心得
2013-7-4 21:18 2 1125
如何在设计阶段考虑降低XILINX的功耗?
2013-7-4 21:11 2 1345
Verilog设计经验点滴
2013-7-4 21:11 2 1381
读写2GB的SD卡与8GB的有何不同?
2013-7-4 19:17 10 1626
ACTEL专题讲座(4):Fusion-业界首个模数混合的FPGA
2013-7-4 14:55 5 2580
设计一个28nm器件有多难? 20nm, 16nm, 10nm呢?
2013-7-3 22:07 3 1866
模块间的相互影响
2013-7-3 22:00 19 1835
Xilinx 推出全新的 FPGA 设计方法培训课程
2013-7-3 21:54 2 1059
把握赛灵思FPGA中的主要时钟资源
2013-7-3 21:53 1 1808
打造安全的嵌入式系统至关重要
2013-7-3 21:52 2 1534
回到未来:用图形化方法快速实现复杂的SoC设计
2013-7-3 21:51 2 1724
DSO “comparo”彰显先进的Smarter System
2013-7-3 21:50 3 1904
如何选择合适的FPGA千兆位收发器?
2013-7-3 21:46 2 1310
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部