收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

PlanAhead中文视频教程-2:创建工程和源文件管理 attachment agree  ...2
2013-6-23 19:09 21 3652
GSM给你讲一个FPGA引脚“未分配”隐患的故事 digest  ...234
2013-6-23 16:39 62 13556
Xilinx FPGA的快速启动
2013-6-23 16:38 8 4960
【转】一些有用的sopc设计经验
2013-6-23 15:34 5 4286
BlackBox的警告怎么消除?
2013-6-22 20:52 4 2316
下载Xilinx IP Core
2013-6-22 20:51 4 1991
FPGA跑着跑着重新加载程序的问题
2013-6-22 20:51 18 4263
FPGA技术里的 pad to pad 是什么意思?
2013-6-22 20:50 7 4535
关于FPGA的移位寄存器替代?
2013-6-22 20:49 4 2218
赛灵思把本地需求带入全球研发体系(ZT)
2013-6-22 20:34 3 1939
MCB使用过程中出现问题
2013-6-22 20:28 5 1824
[Quartus] Verilog程序经验谈  ...2
2013-6-20 20:55 22 4943
ZEDBOARD的FTP文件传输问题
2013-6-20 20:54 5 2703
大家有没有听过京微雅格-国产的FPGA怎么样?  ...2
2013-6-20 20:52 22 7114
有没有一种方法能够自动的在ALTERA的FPGA编程文件中加入自定义信息?
2013-6-20 20:51 6 2361
特权同学SD卡代码疑问begin end 中连续出现两个 if 如何分析?  ...2
2013-6-20 20:46 25 3957
基于FPGA的FIR滤波器的实现
2013-6-20 20:45 3 2415
MCB连续读,怎么保证读FIFO不溢出?
2013-6-20 20:44 4 2144
基于Xilinx+ModelSim的FPGA仿真设计
2013-6-20 20:42 7 2573
华为的FPGA设计资料,大家共享!!! attachment
2013-6-20 20:41 14 2961
关于时钟驱动的问题
2013-6-20 17:02 3 2614
好久没来了,冒个泡
2013-6-20 17:02 5 1443
把MCB文件添加到自己的工程,约束有错误,求大神指导!
2013-6-18 10:07 1 2413
两块闲置Altera DE2开发板+一块Terasic LTM 4.3寸触摸屏
2013-6-17 16:12 8 2426
Verilog设计经验谈
2013-6-17 10:08 2 1832
FPGA门控时钟问题
2013-6-13 22:42 1 1781
关于spartan3E的LCD使用求解!!! attachment
2013-6-13 22:06 5 2035
关于VHDL或Verllog程序稳定性的问题
2013-6-13 10:30 10 2814
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下 attach_img
2013-6-13 08:44 5 7802
基于FPGA的X射线安检设备控制器
2013-6-12 16:40 1 2190
急死了…………FOGA的状态机进不去,为什么呢??? attach_img
2013-6-12 11:29 16 2710
求教自制最小系统版
2013-6-12 01:40 10 1954
100颗FPGA的板子,开开眼界
2013-6-11 17:40 5 2865
FPGA CH7301c DVI(显示器数字接口)没有数字输出
2013-6-11 00:00 6 3730
CPLD如何实现时钟偏移
2013-6-10 21:13 5 1736
kintex 7 下做ddr2使用ise_flow.bat无法生成工程!
2013-6-9 17:08 0 1493
PWM延时,FPGA里如何实现?我写的程序为什么出现这样的问题 attach_img
2013-6-9 13:37 5 1821
高扇出信号 时序如何优化? attach_img
2013-6-9 09:36 5 2695
fpga群拉人,欢迎加入闲聊,:)
2013-6-8 10:43 2 1873
基于FPGA+ARM的图像采集传输系统
2013-6-8 10:36 12 3551
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部