收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

赛灵思Virtex-5 FPGA力助LTE仿真器
2013-3-10 20:01 1 1823
手把手课堂:赛灵思FPGA设计时序约束指南
2013-3-10 20:01 1 2491
使用多MicroBlaze微处理器简化 实时汽车系统中的集成工作
2013-3-10 20:01 1 3068
进位链 attachment
2013-3-10 19:43 18 4257
经典FPGA_开发板原理图 分享 attachment  ...2
2013-3-10 19:33 36 5094
关于双Nios CPU,多串口中断接收的思考,处理迸发数据的传输
2013-3-10 19:32 2 2302
FPGA/CPLD状态机的稳定性研究
2013-3-10 18:58 3 2398
基于FPGA的电动机微机保护实现方法
2013-3-10 18:52 4 1982
奇怪的通讯方式 attach_img
2013-3-10 17:20 8 2304
`define和parameter有什么区别么,求解
2013-3-10 15:54 9 3368
VGA显示黑屏,漂浮“hz?”字样
2013-3-10 14:55 8 2335
实际上是Virtex-4 ML405 VGA
2013-3-10 14:55 5 1942
谁有FPGA初始化DM9000的程序
2013-3-10 14:24 9 2643
谈谈赛灵思(xilinx )FPGA 配置电路设计
2013-3-10 13:07 3 2466
关于PCIE CORE 的问题 xilinx
2013-3-10 11:20 9 3624
fifo
2013-3-10 10:46 14 2999
赛灵思(Xilinx)如何实现更出色的工业自动化应用?
2013-3-10 05:10 9 2459
verilog简单问题求教  ...2
2013-3-10 00:22 25 4024
问个关键路经的问题 attach_img
2013-3-10 00:19 8 2189
初学verilog,感觉遇到逻辑电路力不从心! attach_img
2013-3-9 22:44 9 2336
FPGA时序收敛
2013-3-9 22:22 2 2334
赛灵思 Zynq-7000 All Programmable SoC 加速工业自动化生产力
2013-3-9 22:20 9 2435
Kintex目前需求最大,Artix和ZYNQ未来潜力最大
2013-3-9 22:20 10 2667
ISE增量编译技术的使用 agree
2013-3-9 22:19 12 8330
[CPLD] iMPACT:2356 - Platform Cable USB firmware must be updated
2013-3-9 22:16 18 3281
贡献一个测试示波器捕获率的小程序
2013-3-9 22:16 4 1726
FPGA创新技术实现广播到“超广播”的飞跃
2013-3-9 22:13 2 2456
B D T I研究认证以D S P为核心的FPGA设计的高级综合流程
2013-3-9 22:12 2 1961
基于FPGA和SMT387的SAR数据采集与存储系统
2013-3-9 22:09 2 1778
有做过8051软核的朋友吗?!
2013-3-9 21:50 1 1339
基于FPGA的雷达脉冲预分选器设计
2013-3-8 21:27 3 2242
成功解决FPGA设计时序问题的三大要点
2013-3-8 21:26 3 1904
FPGA设计当中的功耗问题
2013-3-8 21:26 3 1948
FPGA 一步一步轻松入门 attachment  ...234
2013-3-8 21:25 60 12283
为何接受不到值?
2013-3-8 21:23 8 1734
为什么我多余定义的信号不报警告呢?
2013-3-8 21:22 3 1873
VHDL这么写,有什么错?
2013-3-8 21:21 7 1850
Xilinx发布新一代Smarter网络和数据中心解决方案 attach_img
2013-3-8 21:18 1 2113
FPGA学习例程 attachment
2013-3-8 21:15 1 2218
ATX电源供电
2013-3-8 21:13 2 2549
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部