收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

[CPLD] 除法器余数怎么处理 attach_img
2013-2-26 21:43 4 3151
板子的结果不一致
2013-2-26 21:40 0 2023
用FPGA自带的锁相环(PLL)配置两个时钟是出问题了,求解答???
2013-2-26 20:33 1 1543
FPGA的特殊电源要求
2013-2-26 20:32 2 1994
【新手请问】想请问一下如何调用vio、 icon、 ila 这三个核
2013-2-26 20:30 1 1422
有关主板的多相供电的原理 attach_img
2013-2-26 20:21 1 2719
有没有带两个VGA接口的FPGA开发板
2013-2-26 20:18 2 1580
我想问MATLAB跟XILINX可以换吗?
2013-2-26 20:17 2 1781
FPGA的数字滤波器的制作!!
2013-2-26 20:16 1 1716
[Quartus] 毛刺问题 attach_img
2013-2-26 17:20 6 2920
关于未来,有点迷茫,求指点
2013-2-26 16:42 4 2338
求助啊,Xilinx的延迟线的使用 attach_img
2013-2-26 16:25 3 2451
高清摄像机和高清矩阵切换器厂商采用FPGA方案的有多少呀?
2013-2-26 16:12 6 2471
这是一个边沿检测,但是我看不懂,我觉得检测不出啦啊,有没有大师可以给讲解一下
2013-2-26 15:55 6 2110
[Quartus] 八通道1Gsps数据采集系统设计与测试 attachment
2013-2-26 15:53 7 2286
[VHDL] virtex5 中文手册 attachment  ...2
2013-2-26 15:45 30 5561
[VHDL] 基于FPGA处理器的数字光端机系统简介
2013-2-26 09:30 1 2958
[Quartus] 时钟问题
2013-2-25 22:46 10 2740
FPGA控制ADC0809
2013-2-25 22:37 7 3078
急!!!如何取得DEVICE DNA。
2013-2-25 20:47 8 5607
有没有SDRAM与DMA之间数据传输的例子?
2013-2-25 20:31 2 1760
面向回程应用 赛灵思推千兆位级点对点微波调制解调器IP
2013-2-25 19:45 0 1592
MII 时钟生成模块
2013-2-25 19:44 1 2155
基于FPGA的串口通信开发文档 attachment
2013-2-25 19:39 8 2374
Xilinx乘法器白皮书 attachment
2013-2-25 19:39 19 4007
IP核文件生成
2013-2-25 19:28 1 3476
SiliconBlue发表单芯片FPGA器件,针对超低功耗手持装置
2013-2-25 19:27 1 1874
Xilinx CEO: 新架构、新思路、新服务开创百亿FPGA市场
2013-2-25 19:24 2 1705
FPGA厂商的新较量
2013-2-25 19:22 2 1988
设计技术问答:FPGA设计的安全性考量
2013-2-25 19:06 1 1891
arm 中的MMU
2013-2-25 18:59 1 4849
fpga的几个全局管脚怎么连啊
2013-2-25 18:01 2 1904
[matlab] MicroBlaze MCS 如何用GPIO接自己的IP
2013-2-25 15:35 0 2233
[modelsim] 基于FPGA的高速实时数据采集存储系统 attachment
2013-2-25 15:35 11 2828
[matlab] MicroBlaze如何外挂用户IP?
2013-2-25 14:56 0 1801
QuartusII 中 In-System Sources and Probes 的使用 attachment
2013-2-25 14:08 0 5181
赛灵思针对回程应用推出完全自适应千兆位级点对点微波调
2013-2-25 12:01 0 1862
用FPGA实现对以太网数据的汇聚处理?
2013-2-25 11:20 7 2068
chipscope调试
2013-2-25 11:17 6 3816
Bit流生成遇到很奇怪的一个问题
2013-2-25 08:18 4 3154
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部