收藏本版 |订阅

今日: 0|主题: 14374|帖子: 104884

面向回程应用 赛灵思推千兆位级点对点微波调制解调器IP
2013-2-25 19:45 0 1596
MII 时钟生成模块
2013-2-25 19:44 1 2157
基于FPGA的串口通信开发文档 attachment
2013-2-25 19:39 8 2399
Xilinx乘法器白皮书 attachment
2013-2-25 19:39 19 4036
IP核文件生成
2013-2-25 19:28 1 3484
SiliconBlue发表单芯片FPGA器件,针对超低功耗手持装置
2013-2-25 19:27 1 1893
Xilinx CEO: 新架构、新思路、新服务开创百亿FPGA市场
2013-2-25 19:24 2 1717
FPGA厂商的新较量
2013-2-25 19:22 2 1996
设计技术问答:FPGA设计的安全性考量
2013-2-25 19:06 1 1900
arm 中的MMU
2013-2-25 18:59 1 4871
fpga的几个全局管脚怎么连啊
2013-2-25 18:01 2 1905
[matlab] MicroBlaze MCS 如何用GPIO接自己的IP
2013-2-25 15:35 0 2239
[modelsim] 基于FPGA的高速实时数据采集存储系统 attachment
2013-2-25 15:35 11 2839
[matlab] MicroBlaze如何外挂用户IP?
2013-2-25 14:56 0 1805
QuartusII 中 In-System Sources and Probes 的使用 attachment
2013-2-25 14:08 0 5191
赛灵思针对回程应用推出完全自适应千兆位级点对点微波调
2013-2-25 12:01 0 1872
用FPGA实现对以太网数据的汇聚处理?
2013-2-25 11:20 7 2104
chipscope调试
2013-2-25 11:17 6 3839
Bit流生成遇到很奇怪的一个问题
2013-2-25 08:18 4 3161
求助 Xilinx GTP例化、调用
2013-2-23 20:48 6 3461
赛灵思第一批7系列目标设计平台正式上市了 attachment  ...23
2013-2-23 20:21 44 8779
如何用FPGA设计一个双口RAM
2013-2-23 12:43 3 1747
用MIG生成多了两个信号c5_sys_clk和c5_sys_rst_i是什么用的? attach_img
2013-2-23 12:39 8 4098
Avalon_Microsequencer初步调试成功
2013-2-23 11:23 2 2358
异步sram测试verilog代码 attachment
2013-2-22 20:25 6 3925
基于FPGA设计与实现UART attachment  ...2
2013-2-22 20:25 21 4173
FPGA驱动VGA
2013-2-22 20:23 1 2356
独热码的使用
2013-2-22 20:22 1 2743
使用ip核的时候出现个错误,哪位大侠帮忙解决下
2013-2-22 20:18 1 2472
FPGA设计需要的技能
2013-2-22 20:17 1 1697
用PLL产生180度的时钟有问题
2013-2-22 20:07 1 1996
FPGA 片间通信的建议
2013-2-22 19:42 1 2536
Verilog程序经验谈 agree
2013-2-22 16:26 17 2559
关心一下我们国家的3G、4G技术!
2013-2-22 16:26 16 3004
Quaruts II 编译向量的数组报错
2013-2-22 16:23 6 7696
小弟求助,EPCS4写入程序但不运行
2013-2-22 16:15 3 1824
领奖截止日期:2月28日,大家早点啊 attachment agree  ...23456..17
2013-2-22 16:01 337 29460
HSWAP管脚上下拉选择
2013-2-22 15:59 2 5103
关于VHDL例化的一点问题
2013-2-22 15:40 1 1897
多种EDA工具的FPGA协同设计
2013-2-22 15:30 5 2160
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部