收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

求助 Xilinx GTP例化、调用
2013-2-23 20:48 6 3417
赛灵思第一批7系列目标设计平台正式上市了 attachment  ...23
2013-2-23 20:21 44 8515
如何用FPGA设计一个双口RAM
2013-2-23 12:43 3 1734
用MIG生成多了两个信号c5_sys_clk和c5_sys_rst_i是什么用的? attach_img
2013-2-23 12:39 8 4037
Avalon_Microsequencer初步调试成功
2013-2-23 11:23 2 2331
异步sram测试verilog代码 attachment
2013-2-22 20:25 6 3893
基于FPGA设计与实现UART attachment  ...2
2013-2-22 20:25 21 4130
FPGA驱动VGA
2013-2-22 20:23 1 2345
独热码的使用
2013-2-22 20:22 1 2730
使用ip核的时候出现个错误,哪位大侠帮忙解决下
2013-2-22 20:18 1 2469
FPGA设计需要的技能
2013-2-22 20:17 1 1686
用PLL产生180度的时钟有问题
2013-2-22 20:07 1 1993
FPGA 片间通信的建议
2013-2-22 19:42 1 2530
Verilog程序经验谈 agree
2013-2-22 16:26 17 2525
关心一下我们国家的3G、4G技术!
2013-2-22 16:26 16 2960
Quaruts II 编译向量的数组报错
2013-2-22 16:23 6 7683
小弟求助,EPCS4写入程序但不运行
2013-2-22 16:15 3 1817
领奖截止日期:2月28日,大家早点啊 attachment agree  ...23456..17
2013-2-22 16:01 337 28956
HSWAP管脚上下拉选择
2013-2-22 15:59 2 5084
关于VHDL例化的一点问题
2013-2-22 15:40 1 1892
多种EDA工具的FPGA协同设计
2013-2-22 15:30 5 2136
请教在FPGA设计中为什么多采用D触发器的结构
2013-2-22 15:19 19 5757
fpga综合时候设置tsu
2013-2-22 15:03 3 1952
在CPLD上定义了输入输出口为总线数据线问题
2013-2-22 14:54 3 1813
FPGA时序分析(三) attachment
2013-2-22 14:00 3 2783
FPGA知识基本方向
2013-2-22 13:05 17 2803
怎么才能使148.5M分频到3.072M attach_img  ...2
2013-2-22 13:03 26 6444
集成电路发明者杰克·基尔比
2013-2-22 11:39 5 3000
fpga开发板上的几个疑问
2013-2-21 21:56 1 2361
FPGA时序分析(二) attachment
2013-2-21 21:53 16 3749
用PLL产生180度的时钟有问题
2013-2-21 20:33 3 1838
哪位高手做过任意波形发生器?
2013-2-21 20:31 4 1720
数据输入不能 赋值
2013-2-21 20:30 3 2132
求助 基于fpga的语音接口设计
2013-2-21 20:28 3 1664
fpga延时问题
2013-2-21 20:27 3 4144
[Quartus] spartan-6 输入延时实现
2013-2-21 20:26 2 2985
VIRTEX 5 中文手册 attachment agree  ...2
2013-2-21 19:50 33 6888
关于FPGA的复位信号问题
2013-2-21 19:28 2 2482
请教有关FPGA就业的问题  ...23
2013-2-21 18:52 45 9345
搞FPGA是吃青春饭吗?  ...2345
2013-2-21 17:31 90 26393
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部