收藏本版 |订阅

今日: 0|主题: 14374|帖子: 104884

请教在FPGA设计中为什么多采用D触发器的结构
2013-2-22 15:19 19 5832
fpga综合时候设置tsu
2013-2-22 15:03 3 1965
在CPLD上定义了输入输出口为总线数据线问题
2013-2-22 14:54 3 1819
FPGA时序分析(三) attachment
2013-2-22 14:00 3 2798
FPGA知识基本方向
2013-2-22 13:05 17 2814
怎么才能使148.5M分频到3.072M attach_img  ...2
2013-2-22 13:03 26 6630
集成电路发明者杰克·基尔比
2013-2-22 11:39 5 3060
fpga开发板上的几个疑问
2013-2-21 21:56 1 2369
FPGA时序分析(二) attachment
2013-2-21 21:53 16 3818
用PLL产生180度的时钟有问题
2013-2-21 20:33 3 1853
哪位高手做过任意波形发生器?
2013-2-21 20:31 4 1740
数据输入不能 赋值
2013-2-21 20:30 3 2146
求助 基于fpga的语音接口设计
2013-2-21 20:28 3 1683
fpga延时问题
2013-2-21 20:27 3 4161
[Quartus] spartan-6 输入延时实现
2013-2-21 20:26 2 3014
VIRTEX 5 中文手册 attachment agree  ...2
2013-2-21 19:50 33 7004
关于FPGA的复位信号问题
2013-2-21 19:28 2 2485
请教有关FPGA就业的问题  ...23
2013-2-21 18:52 45 9485
搞FPGA是吃青春饭吗?  ...2345
2013-2-21 17:31 90 26633
QUARTUS设计基础篇 attachment
2013-2-21 16:40 10 2813
大家讨论一下这个RTL的code综合成门电路后会是什么样子
2013-2-21 16:36 13 4757
vga只能输出8色的图片吗?如何用vga输出256色的图片?
2013-2-21 15:32 2 2436
赛灵思针对大批量应用大幅提升设计生产力
2013-2-21 11:40 1 1471
ISE差分信号怎么处理
2013-2-21 11:01 5 5476
基于C/C++的大规模FPGA设计
2013-2-21 10:05 9 2108
FPGA控制LCD12864
2013-2-20 21:23 0 1428
verilog简单问题求助. attach_img
2013-2-20 20:39 7 2150
[verilog] Xilinx 7系列FPGA使用之CLB
2013-2-20 20:15 4 2277
FPGA如何改变改变嵌入设计格局?
2013-2-20 20:13 7 1681
高画质图框的存取及影像强化运算
2013-2-20 16:52 0 1256
FIFO使用技巧
2013-2-20 16:37 5 2163
[Quartus] 通过usb连接em770w attachment
2013-2-20 16:29 2 2128
FGPA学习很迷茫
2013-2-20 16:21 11 3814
FPGA高级设计——时序分析和收敛
2013-2-20 16:16 3 2377
真正运行起来一段时间后,就断电了。。。是芯片不稳定吗?
2013-2-20 15:37 7 2308
VHDL 编写 testbench attach_img
2013-2-20 13:28 9 2395
[verilog] 7系列FPGA数据手册下载 attachment
2013-2-20 12:03 8 3321
赛灵思公司亚太区销售与市场副总裁给XILINX客户的一封信 digest agree  ...23
2013-2-20 11:58 42 16169
大伙帮看看这个电路还有什么问题啊? attach_img
2013-2-20 09:23 2 1492
推荐几个学习群
2013-2-20 09:04 0 1529
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部