收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

FPGA配置与测试的实现技巧
2013-3-6 23:11 1 2190
xilinx专栏今天找不到了
2013-3-6 11:36 17 2563
如何把代码变成ip core(整理)
2013-3-6 09:57 9 2013
FPGA的emif设计 attachment
2013-3-6 09:45 11 2929
[matlab] 请问ISE综合之后的资源问题
2013-3-6 09:43 11 3148
Verilog学习笔记
2013-3-6 09:40 12 2897
DSP builder 求助!
2013-3-6 09:12 7 1915
状态机写有什么好处
2013-3-5 22:59 4 3042
FPGA及动态可重构技术在软件无线电中的应用
2013-3-5 22:33 2 2484
Spartan-3实现DSP嵌入系统在FPD中的应用
2013-3-5 22:18 1 2165
华为FPGA设计规范 attachment  ...2
2013-3-5 22:15 24 4818
请问哪款FPGA开发板 比较好,
2013-3-5 22:15 5 1691
[CPLD] Spartan-3E Starter Kit新手快速入门FPGA ISE实验 attachment  ...23
2013-3-5 22:14 59 11065
可编程逻辑器件的分类及特点
2013-3-5 22:10 2 2021
DVB-S射频调制的FPGA实现
2013-3-5 22:10 2 2330
一个编码的实现
2013-3-5 22:05 6 2741
用FPGA驱动5V芯片 可以接上拉电阻吗
2013-3-5 22:04 6 2046
基于模块化设计方法实现FPGA动态部分重构
2013-3-5 22:04 2 1755
Range后面的值范围
2013-3-5 22:03 6 1772
赛灵思FPGA SPARTAN3A 的DDR2接口设计
2013-3-5 22:03 2 1904
异步时钟引入问题
2013-3-5 19:07 9 2134
求教各位大侠,本人初学者在写代码的时候发现一个奇怪的 attach_img
2013-3-5 17:34 4 2257
关于PCIe功耗问题
2013-3-5 17:17 19 5277
谁做过fpga接受spi通信数据?
2013-3-5 13:43 10 2940
奇怪,不能输出占空比各50%的方波
2013-3-2 13:50 9 3463
[matlab] FPGA调试工具chipscope (中文教程 attachment
2013-3-1 10:39 15 5309
[Quartus] spartan-6 150 fgg676的cadence封装哪位大虾有啊 attachment
2013-3-1 10:32 2 3089
高分求解简单问题
2013-2-28 22:39 2 2386
为何我的platform studio在新建bsb的时候没有spartan3系列的器件呢
2013-2-28 22:32 3 1669
[verilog] 悲剧啊,安装ISE 14.1后,EDK里面没有ARM-XILINX-GCC这个工具?  ...2
2013-2-28 20:40 21 6622
Xilinx 常见问题及答案 attachment  ...2
2013-2-28 19:16 30 4953
一种基于FPGA/DSP的灵巧干扰平台设计与实现
2013-2-28 17:29 6 2144
[matlab] ISE 入门与提高 attachment  ...2
2013-2-28 16:39 31 6173
新手请教,关于rocketio的设计
2013-2-28 15:58 12 3543
CPLD Partition疑问
2013-2-28 13:56 2 1905
一个关于rom的疑问
2013-2-28 13:53 5 2466
用FPGA控制硬盘时遇到的问题,请牛人帮个忙
2013-2-28 12:38 1 2125
美资企业 sunrise 诚聘FPGA engineer
2013-2-28 10:03 2 2196
视频:赛灵思 Virtex-7 PCIE Gen3 演示
2013-2-27 19:45 1 1626
致“赛灵思FPGA世界论坛”网友信 attach_img  ...2
2013-2-27 18:47 22 5022
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部