订阅

今日: 1 |主题: 14276|帖子: 104592

赛灵思第一批7系列目标设计平台正式上市了 attachment  ...23
2013-2-23 20:21 44 8157
如何用FPGA设计一个双口RAM
2013-2-23 12:43 3 1663
用MIG生成多了两个信号c5_sys_clk和c5_sys_rst_i是什么用的? attach_img
2013-2-23 12:39 8 3928
Avalon_Microsequencer初步调试成功
2013-2-23 11:23 2 2257
异步sram测试verilog代码 attachment
2013-2-22 20:25 6 3798
基于FPGA设计与实现UART attachment  ...2
2013-2-22 20:25 21 3899
FPGA驱动VGA
2013-2-22 20:23 1 2287
独热码的使用
2013-2-22 20:22 1 2673
使用ip核的时候出现个错误,哪位大侠帮忙解决下
2013-2-22 20:18 1 2406
FPGA设计需要的技能
2013-2-22 20:17 1 1621
用PLL产生180度的时钟有问题
2013-2-22 20:07 1 1935
FPGA 片间通信的建议
2013-2-22 19:42 1 2469
Verilog程序经验谈 agree
2013-2-22 16:26 17 2386
关心一下我们国家的3G、4G技术!
2013-2-22 16:26 16 2668
Quaruts II 编译向量的数组报错
2013-2-22 16:23 6 7532
小弟求助,EPCS4写入程序但不运行
2013-2-22 16:15 3 1741
领奖截止日期:2月28日,大家早点啊 attachment agree  ...23456..17
2013-2-22 16:01 337 26586
HSWAP管脚上下拉选择
2013-2-22 15:59 2 4980
关于VHDL例化的一点问题
2013-2-22 15:40 1 1825
多种EDA工具的FPGA协同设计
2013-2-22 15:30 5 1998
请教在FPGA设计中为什么多采用D触发器的结构
2013-2-22 15:19 19 5605
fpga综合时候设置tsu
2013-2-22 15:03 3 1884
在CPLD上定义了输入输出口为总线数据线问题
2013-2-22 14:54 3 1759
FPGA时序分析(三) attachment
2013-2-22 14:00 3 2712
FPGA知识基本方向
2013-2-22 13:05 17 2678
怎么才能使148.5M分频到3.072M attach_img  ...2
2013-2-22 13:03 26 6199
集成电路发明者杰克·基尔比
2013-2-22 11:39 5 2780
fpga开发板上的几个疑问
2013-2-21 21:56 1 2293
FPGA时序分析(二) attachment
2013-2-21 21:53 16 3622
用PLL产生180度的时钟有问题
2013-2-21 20:33 3 1750
哪位高手做过任意波形发生器?
2013-2-21 20:31 4 1636
数据输入不能 赋值
2013-2-21 20:30 3 2068
求助 基于fpga的语音接口设计
2013-2-21 20:28 3 1581
fpga延时问题
2013-2-21 20:27 3 4066
[Quartus] spartan-6 输入延时实现
2013-2-21 20:26 2 2916
VIRTEX 5 中文手册 attachment agree  ...2
2013-2-21 19:50 33 6496
关于FPGA的复位信号问题
2013-2-21 19:28 2 2438
请教有关FPGA就业的问题  ...23
2013-2-21 18:52 45 9050
搞FPGA是吃青春饭吗?  ...2345
2013-2-21 17:31 90 25563
QUARTUS设计基础篇 attachment
2013-2-21 16:40 10 2620
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部