收藏本版 |订阅

今日: 0|主题: 14374|帖子: 104884

赛灵思 Zynq-7000 All Programmable SoC 加速工业自动化生产力
2013-3-9 22:20 9 2472
Kintex目前需求最大,Artix和ZYNQ未来潜力最大
2013-3-9 22:20 10 2740
ISE增量编译技术的使用 agree
2013-3-9 22:19 12 8383
[CPLD] iMPACT:2356 - Platform Cable USB firmware must be updated
2013-3-9 22:16 18 3329
贡献一个测试示波器捕获率的小程序
2013-3-9 22:16 4 1735
FPGA创新技术实现广播到“超广播”的飞跃
2013-3-9 22:13 2 2467
B D T I研究认证以D S P为核心的FPGA设计的高级综合流程
2013-3-9 22:12 2 1972
基于FPGA和SMT387的SAR数据采集与存储系统
2013-3-9 22:09 2 1783
有做过8051软核的朋友吗?!
2013-3-9 21:50 1 1339
基于FPGA的雷达脉冲预分选器设计
2013-3-8 21:27 3 2254
成功解决FPGA设计时序问题的三大要点
2013-3-8 21:26 3 1904
FPGA设计当中的功耗问题
2013-3-8 21:26 3 1962
FPGA 一步一步轻松入门 attachment  ...234
2013-3-8 21:25 60 12415
为何接受不到值?
2013-3-8 21:23 8 1747
为什么我多余定义的信号不报警告呢?
2013-3-8 21:22 3 1880
VHDL这么写,有什么错?
2013-3-8 21:21 7 1871
Xilinx发布新一代Smarter网络和数据中心解决方案 attach_img
2013-3-8 21:18 1 2122
FPGA学习例程 attachment
2013-3-8 21:15 1 2229
ATX电源供电
2013-3-8 21:13 2 2561
大家**下~
2013-3-7 16:36 14 1978
FPGA,EP2C8T144,NIOS2,高速型,100M频率问题 attach_img
2013-3-7 15:17 4 2816
chipscope 采到的数与ISE仿真的数据对不上
2013-3-7 15:16 6 2286
FPGA项目中的USB部分外包
2013-3-7 15:16 13 3012
SI5338的寄存器的值如何获得?
2013-3-7 15:09 4 2784
基于FPGA的时序及同步设计
2013-3-7 15:06 1 1634
分享Verilog 教程 attachment  ...2
2013-3-7 15:06 20 3872
跟建立时间和保持时间有关系吗
2013-3-7 15:04 17 3052
基于FPGA的恒温晶振频率校准系统的设计
2013-3-7 15:04 1 3213
synopsys的2000T验证实验板
2013-3-7 15:03 14 2196
那位大侠有4线制的SSI接口逻辑程序,有的话请发一个给我。谢谢!
2013-3-7 15:02 4 2189
GTP的REFCLK极性
2013-3-7 15:00 10 2834
基于FPGA的恒温晶振频率校准系统的设计
2013-3-7 15:00 1 2049
基于FPGA的恒温晶振频率校准系统的设计
2013-3-7 15:00 1 1796
基于FPGA-SPARTAN芯片的CCD的硬件驱动电路设计
2013-3-7 15:00 1 2251
关于ise接受sdk数据的时间问题
2013-3-7 14:58 6 2210
基于单片机和FPGA的扫频仪设计
2013-3-7 14:57 1 2201
有没有闲置的FPPGA或者STM32开发板转让一下哦
2013-3-6 23:17 2 1663
视频监控系统采用FPGA实现视频处理
2013-3-6 23:15 1 1682
DDR SDRAM控制器的FPGA实现
2013-3-6 23:14 1 3692
赛灵思在IBC 2010上展示视频和音频解决方案
2013-3-6 23:14 1 1719
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部