收藏本版 |订阅

今日: 7|主题: 14395|帖子: 104927

[verilog] fifo最后一个数据读不出来 attach_img
2014-4-21 10:49 4 3475
FPGA时钟双沿采数
2014-4-21 10:46 8 2399
[FPGA] FPGA产品设计 Actel.Libero.IDE.v8.4.Windows-ISO 1DVD
2014-4-21 10:39 0 1237
spartan6 lx75 配置字回读 attachment
2014-4-21 10:03 1 1269
[FPGA] Xilinx microblaze的一些简单概念问题 attach_img
2014-4-19 22:33 6 2391
请教EDK问题
2014-4-19 08:36 0 1185
请教Zynq-7000 SoC的on-chip memory一个问题
2014-4-18 16:46 1 1640
[VHDL] FPGA和VHDL的先后
2014-4-18 16:07 9 2638
[VHDL] 关于求助贴的一些建议。。
2014-4-18 16:04 2 1840
[FPGA] 关于FPGA配置问题,急求!!!
2014-4-18 16:00 2 1460
ISE language template 怎么什么内容也没有了 attach_img
2014-4-18 09:46 8 1695
[FPGA] edk中ddr2的位宽设置!
2014-4-18 09:45 0 1031
[FPGA] Xilinx视频IP核应用问题 attachment
2014-4-18 08:16 0 1793
[FPGA] ALTERA双口RAM如何清零?
2014-4-17 16:47 4 2844
[FPGA] 以太网控制器相关问题,给力者重谢
2014-4-17 15:29 13 2131
用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式视觉应用开发
2014-4-17 09:57 4 3374
一个16位reg占用几个LUT-3
2014-4-16 23:43 3 1523
[FPGA] FGPA_黑金开发板_图书分享 attach_img
2014-4-16 20:46 3 1652
[FPGA] 串口通信的大家走一走瞧一瞧哈,及需解决
2014-4-16 17:40 0 1434
[FPGA] 4月16日 XILINX ADI 和安富利科技举办ZYNQ-7000技术研讨会!
2014-4-16 09:11 1 1500
[CPLD] DSP程序存储器扩展的问题
2014-4-16 09:10 1 1555
FPGA
2014-4-15 17:11 0 1111
[FPGA] AD采样问题 attach_img  ...2
2014-4-15 14:06 22 9717
[CPLD] 谁用过LFE2-20SE?
2014-4-15 12:11 0 929
[CPLD] ❤♡EPM7128STC100-10与JTAG的连接问题♡❤
2014-4-14 22:59 4 3440
[FPGA] 请教下大家,我希望烧录完FPGA后,FPGA的端口是没有输出的,不懂能不能实现呢?
2014-4-14 17:11 4 1469
有偿求助:读zynq-7000 FPGA中一块固定地址的SRAM初始值
2014-4-14 16:53 3 1813
[FPGA] Spartan6 LX16/RTL8201 百兆网/DDR3/Cypress68013 USB2.0/RM3/PMOD/RS232/UART attach_img
2014-4-14 09:52 1 1889
[FPGA] FPGA与激光扫描仪网口通信
2014-4-14 09:50 4 1592
[CPLD] 串口输出问题
2014-4-14 09:19 10 1866
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部