收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

如何同时使用上升沿和下降沿!?
2013-1-31 10:31 5 2961
2013年就要来啦,祝大家新年快乐,万事如意 agree
2013-1-31 10:27 14 2597
verilog与vhdl
2013-1-31 10:27 1 3351
编写具有100%可靠性代码的几个技巧
2013-1-31 10:26 1 1826
谈谈提高FPGA设计生产力的工具、技巧和方法
2013-1-31 10:23 1 1811
请教各位:fpga用从串模式配置的时候,MCU应该提供多大频率的CCLK来配置FPGA呢?
2013-1-31 10:22 5 1776
执行Shell脚本的方式
2013-1-31 10:22 1 1756
FPGA verilog的编程心得
2013-1-31 10:14 1 2215
FPGA按键防抖动,最精简的写法只有10行
2013-1-31 10:14 1 1803
modelsim中如何对源文件中的variable进行波形仿真?
2013-1-31 10:13 1 2084
求助
2013-1-31 10:12 0 1085
用FPGA实现音频采样率的转换
2013-1-31 10:12 2 2615
ISE约束文件*.ucf的写法
2013-1-31 10:11 1 2262
FPGA基础之时序设计
2013-1-31 10:11 7 2522
FPGA前辈的例子源代码,参考下 attachment agree  ...2
2013-1-31 10:02 36 5454
技术人员何去何从
2013-1-31 10:01 1 2749
问大家一个问题
2013-1-31 09:55 1 2810
请教大家一个问题
2013-1-31 09:54 1 14222
应该怎样写程序解决这个问题
2013-1-31 09:49 2 1568
请教一下括号里面东西的含义
2013-1-31 09:48 2 2590
xilinx和altera的fpga的不同之处
2013-1-31 09:45 7 4111
在ISE中插入EDK程序
2013-1-31 09:36 4 2538
[matlab] FPGA的引脚定义有什么要求吗?
2013-1-31 09:36 17 5750
求助
2013-1-31 09:33 1 1321
请教大家个问题:`include一个.v文件和直接例化一个这个文件有什么不同?
2013-1-31 09:32 1 1593
Xilinx携手科通启动Zynq-7000 EPP全国6地巡回专题研讨会
2013-1-31 09:21 5 2052
我想读一个rom 请问怎么使能去读呢??
2013-1-31 09:14 1 1471
S2C发布最新支持设计分割优化原型验证平台Quad V7
2013-1-30 23:03 3 1662
Xilinx开发工具在Ubuntu下使用问题----PlanAhead XilinxSDK打开网页
2013-1-30 22:57 8 2936
用spartan6 做了个CPU, 还做了个编译器 ho ho ho  ...2
2013-1-30 22:57 21 4210
Altera DE2原厂版缺少实验教程 attachment  ...2
2013-1-30 22:56 20 3403
Verilog的数据类型
2013-1-30 22:56 1 2031
Xilinx FPGA设计约束的分类
2013-1-30 22:55 9 2833
使用ModelSim自动生成状态机FSM的状态转换图
2013-1-30 22:55 1 2680
FPGA加速无线通信系统软基站的实现 (1)
2013-1-30 22:22 17 2936
FPGA加密方法
2013-1-30 22:21 0 3164
关于用CPLD控制ADC7862疑问
2013-1-30 22:20 17 2773
FPGA双雄新年展望——新产品步入新阶段 attach_img
2013-1-30 22:19 9 2081
赛灵思推出Vivado设计套件WebPACK版本
2013-1-30 22:19 8 1916
FPGA和DSP明帮暗战,争夺20亿美元高性能信号处理市场
2013-1-30 22:17 0 1561
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部