收藏本版 |订阅

今日: 0|主题: 14374|帖子: 104884

[matlab] ISE9.1教程 attachment
2013-2-1 13:49 16 4219
FPGA外部的Flash怎么把bitstream弄进去???
2013-2-1 13:44 4 1973
[Quartus] 基于FPGA的数字选频器设计
2013-2-1 13:30 5 2533
VGA。。。"negedge rst_n"有无必要? attach_img
2013-2-1 13:28 14 5684
字模提取软件 attachment  ...2
2013-2-1 13:27 22 4082
[Quartus] 基于FPGA的智能卡控制器的实现
2013-2-1 12:58 3 2381
FPGA,EP2C8T144,SDRAM问题请教 attach_img
2013-2-1 10:50 10 2847
verilog 设计练习阶段 attachment
2013-2-1 10:45 19 3253
赛灵思FPGA世界首批X-MEN荣誉勋章火热出炉! attach_img  ...23
2013-2-1 09:36 47 9093
[CPLD] Spartan-3E_FPGA_中文数据手册(仅供参考) attachment
2013-2-1 09:32 10 4186
FPGA加速无线通信系统软基站的实现 (2)
2013-1-31 23:23 9 2451
k7系列的DSP48 IP核使用疑问 attach_img
2013-1-31 23:18 8 5237
Actel B3D-PM610 FPGA 离线编程器 attachment
2013-1-31 23:05 8 2823
nios ii 中读取EPCS的时候,alt_flash_open_dev这个函数打不开驱动
2013-1-31 22:38 1 4430
关于仿真!急!急!急! attach_img
2013-1-31 19:42 9 2538
[Quartus] 如何使用ise13.1 IP核生成锁相环
2013-1-31 15:48 6 4657
利用赛灵思开发工具克服FPGA I/O引脚分配挑战
2013-1-31 14:56 9 3177
跪求大仙们帮我解决一下模拟带通滤波器的问题!!!
2013-1-31 14:50 17 3118
[matlab] Win7下用哪个版本的ISE最稳定,最好? attachment
2013-1-31 13:04 18 8165
如何同时使用上升沿和下降沿!?
2013-1-31 10:31 5 2965
2013年就要来啦,祝大家新年快乐,万事如意 agree
2013-1-31 10:27 14 2626
verilog与vhdl
2013-1-31 10:27 1 3362
编写具有100%可靠性代码的几个技巧
2013-1-31 10:26 1 1837
谈谈提高FPGA设计生产力的工具、技巧和方法
2013-1-31 10:23 1 1820
请教各位:fpga用从串模式配置的时候,MCU应该提供多大频率的CCLK来配置FPGA呢?
2013-1-31 10:22 5 1789
执行Shell脚本的方式
2013-1-31 10:22 1 1766
FPGA verilog的编程心得
2013-1-31 10:14 1 2222
FPGA按键防抖动,最精简的写法只有10行
2013-1-31 10:14 1 1804
modelsim中如何对源文件中的variable进行波形仿真?
2013-1-31 10:13 1 2087
求助
2013-1-31 10:12 0 1086
用FPGA实现音频采样率的转换
2013-1-31 10:12 2 2632
ISE约束文件*.ucf的写法
2013-1-31 10:11 1 2268
FPGA基础之时序设计
2013-1-31 10:11 7 2558
FPGA前辈的例子源代码,参考下 attachment agree  ...2
2013-1-31 10:02 36 5523
技术人员何去何从
2013-1-31 10:01 1 2765
问大家一个问题
2013-1-31 09:55 1 2811
请教大家一个问题
2013-1-31 09:54 1 14222
应该怎样写程序解决这个问题
2013-1-31 09:49 2 1573
请教一下括号里面东西的含义
2013-1-31 09:48 2 2595
xilinx和altera的fpga的不同之处
2013-1-31 09:45 7 4142
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部