收藏本版 |订阅

今日: 0|主题: 14388|帖子: 104920

为什么不能赋值 attach_img
2013-12-28 17:08 5 1631
FPGA资源不够用了,请教做优化
2013-12-28 14:28 6 2254
Xilinx时序约束培训教材 attachment  ...2
2013-12-28 08:39 32 6956
[FPGA] 求助一个问题,生成bit流后要下载到开发板,结果报错了!
2013-12-27 22:30 2 1415
请教位数不同的加法
2013-12-27 22:05 2 1057
关于IP核调用的问题 attach_img  ...2
2013-12-27 20:44 30 7093
基于FPGA+嵌入式处理器的违章车辆视频检测系统
2013-12-26 22:15 2 2541
请教,SPARTAN-6使用DDR2时错一个数的问题!!  ...23
2013-12-26 20:39 59 9312
SOPC如何优化
2013-12-26 20:11 1 1219
Modesim 编辑 ISE的VHDL相关库
2013-12-26 17:17 18 3390
PCIE IP核使用问题?
2013-12-26 15:00 1 1895
CPLD入门学习哪款好,资料多,又有发展
2013-12-26 13:18 4 1658
[CPLD] 使用cpld做乘除法,用cpld加比较器做AD转换器
2013-12-26 00:29 2 2264
[FPGA] 呼叫猴哥,关于V5系列GTP的用法
2013-12-25 22:09 4 2701
[FPGA] [Xilinx,紧急求助] FPGA与PC之间的千兆网口通信求助/讨论帖
2013-12-25 17:37 2 1757
[FPGA] FIR 滤波器不同时钟下工作结果怎么不一样
2013-12-25 17:19 11 2222
[FPGA] ALTERA PLL的异步复位同步释放讨论
2013-12-25 16:53 0 2683
v5-fx70t ROCKETIO ,GTX 光纤通道 接收数据问题 attach_img
2013-12-25 10:52 11 4485
数据的移位截取
2013-12-25 09:43 1 1267
有符号数处理
2013-12-25 09:39 1 1477
[FPGA] 同呼唤大神,如何在一个vhdl中同时用上升和下降沿
2013-12-24 22:08 10 2540
[FPGA] PLL级联的问题
2013-12-24 21:40 0 2031
关于quartus警告
2013-12-24 19:34 15 5940
[FPGA] xilinx的fifo核
2013-12-24 16:53 0 1415
[FPGA] FPGA无法加载EPROM attachment
2013-12-24 14:38 11 4371
[FPGA] SPARTAN-6的clocking wizard输入用普通IO管脚怎么设置
2013-12-24 14:13 3 2050
fpga网口通信问题
2013-12-24 10:06 4 3893
采用Virtex5_FF1136_LX50T设计千兆网口,感觉FPGA没有工作啊
2013-12-24 09:56 12 3864
[FPGA] spartan-6 下板出错求助
2013-12-24 09:09 2 1305
CPLD应用
2013-12-23 19:46 0 1152
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部