收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

不能烧程序进flash
2013-1-24 13:44 5 4298
[matlab] ISE 12版本后就没有acceldsp了?
2013-1-24 12:37 3 3688
谁用过ADV7180视频芯片?
2013-1-24 10:13 0 1798
LUT4如何实现一个16位的SRL  ...2
2013-1-24 09:07 20 13627
推荐一个高速FPGA
2013-1-24 08:57 9 2773
Xilinx Zynq-7000 All Programmable SoC入围2012电子成就奖 attach_img
2013-1-23 22:41 1 2114
求助!NCO仿真问题
2013-1-23 22:36 4 2284
Xilinx开发工具在Ubuntu下使用问题----PlanAhead XilinxSDK打开网页失
2013-1-23 22:31 2 2387
Ubuntu下 ZedBoard USB-Jtag驱动安装 以及双核调试
2013-1-23 22:31 1 1976
Zedboard上的NTShell移植 以及 双串口软件测试
2013-1-23 22:31 2 2064
基于FPGA的图像处理(六)--Shared Memory
2013-1-23 22:28 2 1659
基于FPGA的图像处理(四)--Matlab Language supported by Mcode
2013-1-23 22:28 2 2040
为什么嵌入式开发人员要使用FPGA?  ...2
2013-1-23 22:27 20 2808
FPGA访问SATA固态盘
2013-1-23 22:23 5 2131
Verilog中阻塞与非阻塞式赋值解惑
2013-1-23 22:22 19 3055
VHDL实用教程 attachment
2013-1-23 22:21 2 2163
verilog学习心得
2013-1-23 22:19 2 2600
手把手课堂:扩展PowerPC的复数运算指令集
2013-1-23 22:16 9 2329
一个简单问题?  ...2
2013-1-23 22:16 26 3550
xilinx DSP48A1 怎么转 altera?
2013-1-23 22:15 3 1836
alter cpld NC引脚
2013-1-23 22:14 18 2885
viterbi IP核如何使用
2013-1-23 22:13 2 2247
基于赛灵思FPGA的快速9/7整形离散小波变换系统设计
2013-1-23 22:13 3 1887
解决 删了
2013-1-23 22:12 12 2403
LTE基带目标设计平台方案详解
2013-1-23 22:04 4 1985
fpga时钟输出
2013-1-23 22:04 4 2501
从CF卡中读取数据存到DDR中
2013-1-23 22:04 19 3940
FPGA的学习进阶流程  ...2
2013-1-23 22:04 20 4382
xilinx、Altera只有学校用得多,真正的产品上很少看到  ...23
2013-1-23 22:03 51 9507
赛灵思多模无线电目标设计平台详解
2013-1-23 22:02 3 1830
Xilinx FPGA抗辐射设计技术研究
2013-1-23 22:01 1 2530
APU用法分步指南
2013-1-23 22:00 6 1968
CPLD/FPG技术应用的问题
2013-1-23 21:44 9 2218
关于Cyclone IV 的ALTGX收发器,很疑惑
2013-1-23 21:44 2 3840
投票 开始投票啦!!!论坛最佳贡献活动——2012最受欢迎贴主评  ...2
2013-1-23 20:46 35 5438
[matlab] microlbaze 不运行的问题有点怪 attachment
2013-1-23 20:41 14 4182
ML605的HPC接口不是标准的FMC接口?
2013-1-23 20:40 5 3645
[CPLD] 基于FPGA的SRAM自测试研究 (转)
2013-1-23 20:29 1 2726
第一个EDK实验
2013-1-23 20:28 4 2056
[Quartus] xps添加用户自定义的ip核时出错报错
2013-1-23 20:26 3 2774
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部