订阅

今日: 1 |主题: 14276|帖子: 104592

Verilog assign和always 注意事宜
2013-3-18 17:14 12 2813
QDR SRAM与赛灵思Spartan3 FPGA的接口设计
2013-3-18 17:10 0 1920
利用赛灵思FPGA实现跳频MSK信号检测算法
2013-3-18 17:09 0 2292
北京求FPGA设计兼职,不要钱,只想积累经验,提高水平。。  ...23
2013-3-18 16:55 40 5936
不一样的IT人生之路!
2013-3-18 16:53 5 2583
如何防止fpga程序被复制?
2013-3-17 20:40 16 3318
请问各位大侠,FPGA怎么实现浮点算法?
2013-3-17 20:36 3 1345
FPGA时序收敛:一流设计让您高枕无忧
2013-3-17 20:35 7 2200
如何在赛灵思FPGA设计中保留可重复结果?
2013-3-16 19:41 2 2081
FPGA求平均值
2013-3-16 19:36 17 6555
【分享】一本不错的FPGA书籍 attachment
2013-3-16 19:32 8 2656
如何用FPGA快速构建高性能医疗成像系统原型?
2013-3-16 19:30 2 1948
大家帮看看这段代码怎么波形仿真不对啊
2013-3-16 19:28 8 1610
基于赛灵思Virtex-5的并行相关实时时差估计器设计与实现
2013-3-16 18:59 2 1723
谁有FPGA控制SJA1000的程序!
2013-3-16 18:57 14 3409
输入电压3.3v引脚输出可否配置2.5v?
2013-3-16 18:57 8 3677
基于赛灵思spartan-3 的CCD的硬件驱动电路设计
2013-3-16 18:39 1 1878
FPGA时序收敛设计技巧
2013-3-15 21:43 3 2000
应对功耗挑战: 晶体管技术方案面临瓶颈
2013-3-15 21:43 1 1657
FPGA电路动态老化技术研究
2013-3-15 21:43 1 2119
基于FPGA 的SPI 自动发送模块设计实现
2013-3-15 21:42 3 1593
视频监控系统中多画面处理器的设计
2013-3-15 21:42 4 2273
基于FPGA的微型数字存储系统设计
2013-3-15 21:42 3 1776
评XILINX的28nm从三重氧化物到HIGH-K
2013-3-15 21:42 1 2397
基于FPGA的多时钟片上网络设计
2013-3-15 21:42 1 2434
分频器简单问题
2013-3-15 09:32 4 1934
关于ispVM System烧片的一个问题
2013-3-15 09:15 3 6887
多用户检测中匹配滤波器的研究与FPGA实现
2013-3-14 20:17 3 1820
基于赛灵思Virtex2 Pro FPGA 的一种多码率LDPC 码编码器的设计与
2013-3-14 20:16 2 1940
收一块二手FPGA开发板
2013-3-14 20:16 6 2921
到什么程度算高速状态机
2013-3-14 20:15 6 1537
BGA封装FPGA坏了是什么现象
2013-3-14 20:14 8 2415
问个simulink的问题 attach_img
2013-3-14 20:14 2 1870
一个关于microblaze连接SDRAM的问题
2013-3-14 20:12 10 3288
菜鸟调试板子遇到疑惑!
2013-3-14 20:11 5 2534
基于FPGA的时序及同步设计
2013-3-14 20:09 8 2156
谁知道ADM3485E的典型应用电路
2013-3-14 20:08 2 2344
[Quartus] chipscope 抓的信号相互乱串怎么回事
2013-3-14 20:05 15 3254
敢问既然一个assign c=a*b就能解决乘法器
2013-3-14 20:02 16 2486
约束、时序分析的概念
2013-3-14 20:01 5 2521
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部