收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

基于FPGA原型设计 能为您做些什么?
2013-4-26 10:43 6 2195
新思科技推出HAPS-600系列FPGA原型验证系统产品
2013-4-26 10:42 7 2713
[求助]为什么仿真时没有波形图
2013-4-26 07:58 2 1559
奇怪,声明的端口在rtl视图里看不见了 attach_img
2013-4-25 19:42 9 3215
modelsim综合后仿真时奇怪的高阻 attach_img
2013-4-25 11:49 11 4661
谁把特权同学的sdram控制器程序挑出来了?
2013-4-24 21:54 1 1823
高手朋友解释一下28 Gbps 收发器和100G的测试测量设备!
2013-4-24 21:34 3 1870
关于DM9000A初始化的问题
2013-4-24 18:53 2 3203
LVDS串并转换
2013-4-24 16:02 13 5453
奇怪的E3、L4脚
2013-4-24 12:25 4 1698
讨论个问题: 高速率 可扩展 背板总线。 attach_img
2013-4-24 08:24 15 2808
此信号能反应过来吗 attachment
2013-4-23 23:24 7 2065
HASS试验对CDR的PPM容忍度要求
2013-4-23 23:05 1 2237
谁看过特权同学的教程上的sdram控制器?
2013-4-23 17:37 4 2593
ALTERA的avalon总线IP移植到xilinx的难度有多大?
2013-4-23 13:05 2 2799
按键怎么产生一个脉冲
2013-4-23 10:09 1 2352
关于FPGA这块的实习问题
2013-4-22 20:04 6 2276
SignalTap下载完能自动采集分析吗
2013-4-22 15:44 0 1653
关于用Verilog函数读写文件的问题
2013-4-22 15:06 5 3642
电子类常用缩写(英文翻译) 推荐
2013-4-22 14:12 2 2248
为什么组合逻辑always@(*)敏感信号会被综合器砍掉?(4楼已解决) attach_img
2013-4-22 13:42 5 5724
尾款要不回来啊
2013-4-22 11:26 5 2092
EP1C3T144C8这款FPGA能够运行Nios2吗
2013-4-21 16:18 0 1866
小白的问题,关于一个TEST BENCH
2013-4-21 14:18 2 1959
从PCB文件后缀判断文件格式
2013-4-21 13:06 2 3252
FPGA入门学习心得
2013-4-21 00:37 16 2829
基础问题:顺序执行还是并行执行
2013-4-20 23:28 6 3823
应用实践:Cray-1随FPGA“复兴”
2013-4-20 11:10 5 2826
项目随笔: 虽有万千语,不知怎么去表白
2013-4-19 22:19 13 3292
DE2板子的LCD演示 谁那里有程序 急求
2013-4-19 19:11 1 1871
我与赛灵思的2012——我的FPGA成长之路
2013-4-19 15:01 12 3731
s6 pcie dma 求助
2013-4-19 14:57 0 1926
MODELSIM调用Altera IP核,仿真有问题,求解答 attach_img
2013-4-19 11:12 13 5277
共享【iCore 双核心开发板】 NIOSII 高级例程,多猫杀图 attachment
2013-4-19 02:25 1 2022
FAE讲堂:如何加快处理器的正弦计算
2013-4-19 00:17 8 2235
准备升级到150MSPS
2013-4-18 21:58 3 2046
采用FPGA实现DisplayPort的技巧
2013-4-18 21:29 1 2175
用Vivado-HLS实现低latency 除法器 digest agree
2013-4-18 20:43 12 6539
赛灵思 ISE 12设计套件FAQ
2013-4-18 20:37 11 2340
FPGA语言综合有什么作用 attach_img
2013-4-18 20:27 12 2592
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部