收藏本版 |订阅

今日: 0|主题: 14374|帖子: 104884

三段式状态机状态跳转如何理解 attach_img
2013-4-28 21:49 14 3346
这用的always,好吗? attach_img
2013-4-28 14:24 7 2074
XILINX 文件后缀名字的意义 agree  ...2
2013-4-28 10:30 21 5101
各位大神,请教一个关于CHIPSCOPE的问题
2013-4-28 10:27 6 3091
时钟问题
2013-4-27 16:22 8 2291
同步时钟
2013-4-27 11:10 14 3271
求助用VHDL/verilog实现16QAM调制
2013-4-27 10:02 1 2468
3M Camera Link 连接器
2013-4-27 09:23 4 3118
猴哥,求FPGA开发板资料
2013-4-27 00:36 6 2593
Virtex-6的时钟
2013-4-26 11:58 0 2873
Synopsys全新基于FPGA的原型验证解决方案
2013-4-26 11:53 4 2648
基于FPGA原型设计 能为您做些什么?
2013-4-26 10:43 6 2203
新思科技推出HAPS-600系列FPGA原型验证系统产品
2013-4-26 10:42 7 2727
[求助]为什么仿真时没有波形图
2013-4-26 07:58 2 1561
奇怪,声明的端口在rtl视图里看不见了 attach_img
2013-4-25 19:42 9 3237
modelsim综合后仿真时奇怪的高阻 attach_img
2013-4-25 11:49 11 4675
谁把特权同学的sdram控制器程序挑出来了?
2013-4-24 21:54 1 1829
高手朋友解释一下28 Gbps 收发器和100G的测试测量设备!
2013-4-24 21:34 3 1882
关于DM9000A初始化的问题
2013-4-24 18:53 2 3208
LVDS串并转换
2013-4-24 16:02 13 5495
奇怪的E3、L4脚
2013-4-24 12:25 4 1704
讨论个问题: 高速率 可扩展 背板总线。 attach_img
2013-4-24 08:24 15 2839
此信号能反应过来吗 attachment
2013-4-23 23:24 7 2072
HASS试验对CDR的PPM容忍度要求
2013-4-23 23:05 1 2241
谁看过特权同学的教程上的sdram控制器?
2013-4-23 17:37 4 2600
ALTERA的avalon总线IP移植到xilinx的难度有多大?
2013-4-23 13:05 2 2800
按键怎么产生一个脉冲
2013-4-23 10:09 1 2371
关于FPGA这块的实习问题
2013-4-22 20:04 6 2301
SignalTap下载完能自动采集分析吗
2013-4-22 15:44 0 1655
关于用Verilog函数读写文件的问题
2013-4-22 15:06 5 3642
电子类常用缩写(英文翻译) 推荐
2013-4-22 14:12 2 2268
为什么组合逻辑always@(*)敏感信号会被综合器砍掉?(4楼已解决) attach_img
2013-4-22 13:42 5 5741
尾款要不回来啊
2013-4-22 11:26 5 2100
EP1C3T144C8这款FPGA能够运行Nios2吗
2013-4-21 16:18 0 1866
小白的问题,关于一个TEST BENCH
2013-4-21 14:18 2 1962
从PCB文件后缀判断文件格式
2013-4-21 13:06 2 3269
FPGA入门学习心得
2013-4-21 00:37 16 2871
基础问题:顺序执行还是并行执行
2013-4-20 23:28 6 3865
应用实践:Cray-1随FPGA“复兴”
2013-4-20 11:10 5 2837
项目随笔: 虽有万千语,不知怎么去表白
2013-4-19 22:19 13 3325
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部