订阅

今日: 0|主题: 14275|帖子: 104591

求助:关于ISE 下的plan ahead attach_img
2013-4-8 11:06 7 2213
大型设计中FPGA 的多时钟设计策略详解 attachment
2013-4-8 09:47 3 2894
virtex5 BPI问题
2013-4-7 20:54 0 1201
done pin did not go high求助
2013-4-7 20:51 2 3637
想学习关于PCI的技术,需要什么基础
2013-4-7 18:35 1 1332
下定决心转到销售部,挥泪转让DE2开发板,送书送USB调试线 attach_img
2013-4-7 16:17 12 2945
FPGA不能正常工作
2013-4-6 23:50 8 3437
verilog中复位为何用下降沿
2013-4-6 13:40 6 6359
[matlab] ChipScope Pro 使用指南----附带代码和测试波形 attachment agree
2013-4-6 04:22 11 5037
平民级的FPGA的RTL级设计笨办法。欢迎参加讨论!
2013-4-6 02:59 2 2487
[matlab] FPGA程序编写 编译通过后形成可执行代码 怎么通过在线加载  ...2
2013-4-5 22:50 25 6048
问一个问题 关于软核的速度
2013-4-5 22:32 13 3354
VHDL如何实现数据流中的数据统计
2013-4-3 14:16 4 2155
关于DDR_SDRAM的差分时钟触发的问题
2013-4-3 10:45 6 3011
静态时序和动态时序
2013-4-3 10:00 4 3603
让信号不输出怎么处理
2013-4-3 09:45 3 1397
100MHZ的有源晶振用50M带宽的示波器
2013-4-2 16:57 8 2344
组合逻辑与时序逻辑疑问
2013-4-2 10:46 8 3732
信号和变量与寄存器的关系
2013-4-2 08:41 1 2600
请教:,能下载XC9536吗
2013-4-1 19:39 14 2763
GSM给您一个能用SPI模式的SD读卡程序(VHDL) attachment digest agree
2013-4-1 15:41 8 3969
fpga vga
2013-4-1 10:39 12 2555
FPGA 有源晶振发热问题 在线等
2013-4-1 10:32 12 2367
QuartusII 做开发遇到的问题,求解答?? attach_img
2013-4-1 10:31 6 1685
建立时间和保持时间 attach_img
2013-4-1 09:03 5 2763
xupv5-lx110t的ucf问题 attachment
2013-4-1 08:52 2 2487
电平敏感锁存器两种写法的优劣和区别请教
2013-3-31 23:56 5 2358
谁用过Testbench进行过仿真,有点问题? attach_img
2013-3-31 23:56 16 2376
Quartus II 中的“the pin name exists”?? attach_img
2013-3-31 23:55 3 1904
sparten-6 VCCAUX电源大小?
2013-3-31 23:54 7 3552
【求助】第一次使用Modesim 6.6d,求助使用方法
2013-3-31 23:53 5 1985
求教啊  ...2
2013-3-31 16:34 22 5141
ISE书籍  ...2
2013-3-31 12:23 20 3773
毕设-FPGA采集卡
2013-3-31 10:05 10 2317
VHDL signal值不能传输??
2013-3-30 23:09 15 2276
怎么知道buf这个元件是什么接口 attach_img
2013-3-30 23:07 12 3088
XILINX开发板ML507实现ddr2的问题!求助! attachment
2013-3-30 23:02 17 3369
Xilinx Zynq-7000如何保护客户的知识产权
2013-3-30 23:01 12 2630
最新的 ISE 是否支持SDC
2013-3-30 23:00 8 2593
我这电脑可安装ISE14.1吗 attach_img  ...2
2013-3-30 23:00 37 5209
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部