今日: 0|主题: 14237|帖子: 104449 收藏 (180)
请教模拟转FPGA设计
2013-4-17 22:02 3 2740
Altera 时钟复用 编译错误。 attach_img
2013-4-17 21:55 5 2071
关于IC管脚漏电
2013-4-17 17:29 2 2078
V7捆绑4个1X的aurora的核不好使,同样的V6就可以
2013-4-17 17:21 1 1727
hpi加载 tms32c6455
2013-4-17 15:34 0 1215
请哪位使用过SATA2接口的FPGA设计?
2013-4-17 15:31 4 2197
[matlab] GSM教你理解verilog HDL语言的一些概念 digest agree  ...23
2013-4-17 14:57 42 8798
VIDEO端子来处理模拟转换讯号,跟主芯片codec来连接
2013-4-17 14:56 3 1515
基于FPGA的洗衣机控制系统设计
2013-4-17 09:29 8 3376
求XILINX代理或供应商
2013-4-16 22:12 1 1762
使用fpga 构建51内核时在编译synplifypro出现问题 ,求高手解决
2013-4-16 20:35 2 2599
verilog hdl中是否有取整操作(函数或指令)
2013-4-16 19:08 5 10660
Verilog应用全攻略 attachment
2013-4-16 17:19 9 1999
老大,这个版块,应该是技术版块,不能太商业化了吧
2013-4-16 15:07 4 2002
基于赛灵思Virtex5的PCI-Express总线接口设计
2013-4-16 08:52 5 1891
Cyclone IV E内部SRAM能否被外部总线控制?
2013-4-15 21:00 6 1826
RapidIO 上手问题
2013-4-15 20:19 0 1421
VHDL中的乘法和除法
2013-4-15 17:37 1 4805
讨论个问题:关于全局时钟 attach_img
2013-4-15 16:20 3 3655
关于FPGA Editor的一个小问题 attach_img
2013-4-15 14:42 0 1988
7系列GTX在CPRI应用下速率切换流程 digest
2013-4-15 10:03 4 3921
HC220F780NAK该型号的IC具体应用在哪里?请哪位高工详细解说
2013-4-14 20:33 0 2995
GSM和您说说ISIM的使用(完成) attach_img digest agree  ...2
2013-4-13 21:58 22 7875
Xilinx 及生态伙伴共聚 NAB 2013 Smarter Vision 系统
2013-4-13 18:19 1 1636
FPGA RapidIO SWRITE模式一次最大可以多少字节
2013-4-13 17:17 0 1843
@猴哥 之前说的关于开放“FPGA/ASIC验证”板块的想法进展如何
2013-4-13 10:47 9 1969
浮点转定点问题
2013-4-12 17:13 1 2637
flash加载程序问题
2013-4-12 16:10 0 1470
求OFDM代码
2013-4-12 12:46 12 2675
请教:为什么带有USB芯片的FPGA开发板连到电脑上没有反应呢?
2013-4-11 13:51 6 3092
想用Xilinx Spartan 6 做个交换机,求选型  ...2
2013-4-11 09:06 22 6024
基于ARM+FPGA的高速同步数据采集方案
2013-4-11 08:43 6 2133
PCIE仿真求助
2013-4-10 22:05 8 3176
atf1508as 100mhz
2013-4-10 19:58 4 1662
chipscope添加观察信号出错
2013-4-10 11:16 6 2701
sata
2013-4-10 11:06 7 2314
赛灵思业界首款SoC级增强型设计套件发布新版本
2013-4-10 08:29 2 2246
FPGA寄存器的初始值是什么?
2013-4-9 23:52 8 2619
FPGA上电过程也算是一种复位过程?
2013-4-9 16:22 7 1829
xinlinx 提供了一个spi的源代码,想一移植到xc9572xl上
2013-4-9 13:31 1 1672
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则