订阅

今日: 1 |主题: 14276|帖子: 104592

我这电脑可安装ISE14.1吗 attach_img  ...2
2013-3-30 23:00 37 5209
用MB控制器,在sdk中操作信号线方法 attachment  ...2
2013-3-30 22:59 20 2975
VHDL FPGA初学者好文(转载)
2013-3-30 22:57 14 3706
请教各位关于Nios II IDE 中的问题 attach_img
2013-3-30 22:52 3 2480
想买一个性价比不错的FPGA/CPLD的学习板。。
2013-3-30 22:47 17 2714
我在使用了chipscope综合布线以后,出现了一下警告,请问如何解决啊?
2013-3-30 22:46 5 4146
FPGA移植LINUX  ...23
2013-3-30 22:45 41 6870
sys_reset复位信号的写法--提高可靠性
2013-3-29 22:52 10 3220
FPGA消抖程序?
2013-3-29 22:48 10 2338
汽车工业级或军品级没有现货?(结温>125度)
2013-3-29 22:46 9 2756
此句VHDL表示什么意思
2013-3-29 22:32 6 2216
always语句疑惑求教
2013-3-29 22:31 12 2487
利用DSP48E1的pattern detection功能实现数据匹配
2013-3-29 22:29 1 1916
用Vivado-HLS实现低latency 除法器
2013-3-29 22:28 1 1659
Zedboard上的NTShell移植 以及 双串口软件测试
2013-3-29 22:20 10 2138
QuartusII 做开发遇到的问题,求解答??
2013-3-29 22:16 2 1398
焊锡膏 导电 火花四射!
2013-3-28 21:26 6 2537
GSM给您解释解释XILINX XST综合的选项的含义(完成) attach_img digest  ...23
2013-3-28 18:13 47 8084
有关FPGA硬件结构LUT
2013-3-28 18:12 7 3366
检测边沿问题
2013-3-27 23:27 8 2712
求教关于VHDL和Verilog HDL的问题
2013-3-27 23:18 14 2678
ACTEL attach_img
2013-3-27 23:18 3 1901
请教一个FIFO时序是否会发生冲突 attach_img
2013-3-27 14:38 19 4862
示波器观测引脚信号出现这样的情况是为什么 attach_img
2013-3-27 11:58 1 1224
考完研了,读研前这半年打算找份实习工作,搞fpga
2013-3-26 23:17 7 2080
ise会自动添加全局时钟缓冲么?
2013-3-26 22:09 6 1962
如何设置多周期路径 digest agree  ...2
2013-3-26 22:03 27 5742
基于FPGA的B超数字图像实时采集系统
2013-3-26 21:59 10 2348
用modelsim仿真ip会出现instantiation failed,the design unit was not found.
2013-3-26 21:58 8 9149
关于复杂算法的实现
2013-3-26 00:06 4 2942
ise与edk有什么区别
2013-3-26 00:06 14 2996
学校举行科技创新,,想尝试FPGA方面的,,,帮忙介绍几个项目
2013-3-26 00:02 5 1657
[VHDL] 基于FPGA虚拟数字示波器的设计
2013-3-25 23:59 7 3536
FPGA设计的基本原则、技巧与时序电路设计
2013-3-25 23:59 10 3102
ripple clock
2013-3-24 21:55 5 2189
异步变同步的方法
2013-3-24 21:55 2 2056
这样算同步处理 attach_img
2013-3-24 21:54 4 2580
关于vhdl的问题
2013-3-24 21:54 3 2016
在GAL22v10中,如何编两个D触发器,一个用第一脚clk的上升沿
2013-3-24 21:53 12 2860
新人请教verilog HDL的延时问题。
2013-3-24 21:52 17 3276
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部