收藏本版 |订阅

今日: 0|主题: 14374|帖子: 104884

Xilinx 及生态伙伴共聚 NAB 2013 Smarter Vision 系统
2013-4-13 18:19 1 1900
FPGA RapidIO SWRITE模式一次最大可以多少字节
2013-4-13 17:17 0 1992
@猴哥 之前说的关于开放“FPGA/ASIC验证”板块的想法进展如何
2013-4-13 10:47 9 2359
浮点转定点问题
2013-4-12 17:13 1 2859
flash加载程序问题
2013-4-12 16:10 0 1624
求OFDM代码
2013-4-12 12:46 12 3084
请教:为什么带有USB芯片的FPGA开发板连到电脑上没有反应呢?
2013-4-11 13:51 6 3416
想用Xilinx Spartan 6 做个交换机,求选型  ...2
2013-4-11 09:06 22 6558
基于ARM+FPGA的高速同步数据采集方案
2013-4-11 08:43 6 2435
PCIE仿真求助
2013-4-10 22:05 8 3433
atf1508as 100mhz
2013-4-10 19:58 4 1860
chipscope添加观察信号出错
2013-4-10 11:16 6 2963
sata
2013-4-10 11:06 7 2699
赛灵思业界首款SoC级增强型设计套件发布新版本
2013-4-10 08:29 2 2614
FPGA寄存器的初始值是什么?
2013-4-9 23:52 8 2927
FPGA上电过程也算是一种复位过程?
2013-4-9 16:22 7 2090
xinlinx 提供了一个spi的源代码,想一移植到xc9572xl上
2013-4-9 13:31 1 1907
SelectMAP
2013-4-9 10:34 1 1830
求助一下ISE的编译map出错
2013-4-9 10:29 1 2597
最近人气不是很旺嘛
2013-4-8 18:58 6 2389
在xilinx中有对SDRAM控制相关的IP核吗?
2013-4-8 16:12 2 4742
求助:关于ISE 下的plan ahead attach_img
2013-4-8 11:06 7 2324
大型设计中FPGA 的多时钟设计策略详解 attachment
2013-4-8 09:47 3 2973
virtex5 BPI问题
2013-4-7 20:54 0 1335
done pin did not go high求助
2013-4-7 20:51 2 3774
想学习关于PCI的技术,需要什么基础
2013-4-7 18:35 1 1397
下定决心转到销售部,挥泪转让DE2开发板,送书送USB调试线 attach_img
2013-4-7 16:17 12 3166
FPGA不能正常工作
2013-4-6 23:50 8 3660
verilog中复位为何用下降沿
2013-4-6 13:40 6 6517
[matlab] ChipScope Pro 使用指南----附带代码和测试波形 attachment agree
2013-4-6 04:22 11 5257
平民级的FPGA的RTL级设计笨办法。欢迎参加讨论!
2013-4-6 02:59 2 2615
[matlab] FPGA程序编写 编译通过后形成可执行代码 怎么通过在线加载  ...2
2013-4-5 22:50 25 6332
问一个问题 关于软核的速度
2013-4-5 22:32 13 3570
VHDL如何实现数据流中的数据统计
2013-4-3 14:16 4 2274
关于DDR_SDRAM的差分时钟触发的问题
2013-4-3 10:45 6 3115
静态时序和动态时序
2013-4-3 10:00 4 3772
让信号不输出怎么处理
2013-4-3 09:45 3 1476
100MHZ的有源晶振用50M带宽的示波器
2013-4-2 16:57 8 2479
组合逻辑与时序逻辑疑问
2013-4-2 10:46 8 3883
信号和变量与寄存器的关系
2013-4-2 08:41 1 2716
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部