收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

Verilog语言中几种不同的触发器描述方式
2012-10-8 21:58 0 1501
Verilog程序经验谈
2012-10-8 21:58 4 2064
modelsim脚本使用心得
2012-10-8 21:56 1 1884
chipscope
2012-10-8 21:37 3 2189
请教一下大家都是怎么进行FPGA设计的??  ...2
2012-10-8 21:37 22 4613
基于赛灵思FPGA和MCU结构的线性调频高度表
2012-10-8 21:28 6 2070
成功的开始最重要!FPGA入门心得
2012-10-8 21:27 4 1778
Vivado HLS教学视频系列 digest
2012-10-8 21:27 5 2897
基础知识:ASIC 和FPGA 深度比较
2012-10-8 21:25 6 2146
ISE都更新14.2了 匹配的Synplify Matlab Modelsim是什么
2012-10-7 20:47 3 2651
如何用赛灵思FPGA构建智能监控视频分析系统
2012-10-7 20:12 2 1645
基于赛灵思FPGA和SRAM的数控振荡器的设计实现
2012-10-7 20:12 2 1596
赛灵思PicoBlaze软核介绍
2012-10-7 20:11 1 1885
用FPGA内嵌的锁相环资源实现分频
2012-10-7 20:11 3 2189
基于FPGA的防盗定位追踪系统设计
2012-10-7 20:11 4 1854
Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
2012-10-7 20:10 3 2136
FPGA动态局部可重构中基于TBUF总线宏设计
2012-10-7 20:10 4 1696
利用赛灵思功耗工具XPower实现低功耗FPGA电子系统优化技巧
2012-10-7 20:04 3 2081
基于MicroBlaze软核的液晶驱动程序设计
2012-10-7 20:02 1 2096
基于赛灵思Virtex-5 FPGA的Gbps无线通信基站设计
2012-10-7 20:01 2 1874
利用串行RapidIO连接功能增强DSP协处理能力
2012-10-7 19:49 3 2799
基于赛灵思Virtex5的PCI-Express总线接口设计
2012-10-7 19:46 2 1846
确保Virtex-5 DDR2 存储器接口的信号完整性 attachment
2012-10-7 19:46 0 1560
基于赛灵思Virtex FPGA的数字电视信号发生器的设计与实现
2012-10-7 19:44 3 1416
用matlab来实现fpga功能的设计
2012-10-7 19:43 2 1560
FPGA管教分配需要考虑因素
2012-10-7 19:42 1 1697
没有always的@如何理解? attach_img
2012-10-7 19:42 2 2687
赛灵思Spartan®-6 FPGA 工业以太网套件介绍
2012-10-7 19:41 0 1830
[转贴] 编写高效的测试设计(test benches)
2012-10-7 18:16 4 3249
采用OmniTek Zynq-7000 SoC广播开发套件可以开发哪类广播产品?
2012-10-7 16:12 2 1372
赛灵思和Barco Silex具体向广播OEM厂商推出什么产品?
2012-10-7 16:11 2 1693
[modelsim] 基于FPGA的IP核水印保护方法
2012-10-7 16:10 1 1912
赛灵思领域专用目标设计平台背景介绍
2012-10-7 12:20 5 2035
利用赛灵思FGPA实现降采样FIR滤波器
2012-10-7 12:16 12 3219
FPGA如何改变改变嵌入设计格局?
2012-10-7 12:14 8 2376
有关tc9012的问题
2012-10-7 11:27 0 1668
FPGA/CPLD中常见模块设计精华集锦(4) agree  ...2
2012-10-7 10:14 31 4253
Modelsim仿真详细百问 attachment  ...2
2012-10-6 21:50 26 5581
为什么Zynq-7045器件如此适用于广播设备的设计?
2012-10-6 21:05 5 2767
FPGA可以这样供电吗?
2012-10-6 17:53 3 1903
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部