今日: 0|主题: 14232|帖子: 104427 收藏 (179)
二进制码和格雷码的转换方法
2012-10-9 21:03 1 1725
verilog语句
2012-10-9 21:03 2 2846
常规延迟和内嵌延迟
2012-10-9 20:56 5 1987
用FDATool设计FIR低通滤波器参数配置问题? attach_img
2012-10-9 20:55 3 1992
Verilog实现serial到serial数据转换
2012-10-8 22:18 0 1668
Verilog实现parallel到parallel数据的转换
2012-10-8 22:18 0 1528
FIFO深度计算讨论
2012-10-8 22:17 0 1671
Huffman解码
2012-10-8 22:16 0 2041
RocketIO 仿真时关于软件安装需要注意的问题
2012-10-8 22:14 1 1752
verilog任意整数分频的代码
2012-10-8 22:13 0 1486
MPEG中的信掩比
2012-10-8 22:11 0 1740
Verilog中计数器的正确写法和错误写法
2012-10-8 22:06 0 2543
Verilog语言实现流水线设计全加器
2012-10-8 22:05 0 1849
FPGA设计中的设计输入、综合及实现
2012-10-8 22:04 1 1882
VHDL语言文件中IO
2012-10-8 22:03 1 1635
vector的part bit seclect用法
2012-10-8 22:03 0 1569
Verilog中的浮点数运算
2012-10-8 22:02 0 2215
Verilog语言中如何将memory型变量转换为vector型变量
2012-10-8 22:00 0 1464
Modelsim的Tcl命令
2012-10-8 21:59 1 1319
Verilog语言中几种不同的触发器描述方式
2012-10-8 21:58 0 1355
Verilog程序经验谈
2012-10-8 21:58 4 1768
modelsim脚本使用心得
2012-10-8 21:56 1 1629
chipscope
2012-10-8 21:37 3 1908
请教一下大家都是怎么进行FPGA设计的??  ...2
2012-10-8 21:37 22 3892
基于赛灵思FPGA和MCU结构的线性调频高度表
2012-10-8 21:28 6 1689
成功的开始最重要!FPGA入门心得
2012-10-8 21:27 4 1420
Vivado HLS教学视频系列 digest
2012-10-8 21:27 5 2629
基础知识:ASIC 和FPGA 深度比较
2012-10-8 21:25 6 1743
ISE都更新14.2了 匹配的Synplify Matlab Modelsim是什么
2012-10-7 20:47 3 2416
如何用赛灵思FPGA构建智能监控视频分析系统
2012-10-7 20:12 2 1347
基于赛灵思FPGA和SRAM的数控振荡器的设计实现
2012-10-7 20:12 2 1425
赛灵思PicoBlaze软核介绍
2012-10-7 20:11 1 1563
用FPGA内嵌的锁相环资源实现分频
2012-10-7 20:11 3 1833
基于FPGA的防盗定位追踪系统设计
2012-10-7 20:11 4 1438
Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
2012-10-7 20:10 3 1780
FPGA动态局部可重构中基于TBUF总线宏设计
2012-10-7 20:10 4 1429
利用赛灵思功耗工具XPower实现低功耗FPGA电子系统优化技巧
2012-10-7 20:04 3 1626
基于MicroBlaze软核的液晶驱动程序设计
2012-10-7 20:02 1 1687
基于赛灵思Virtex-5 FPGA的Gbps无线通信基站设计
2012-10-7 20:01 2 1596
利用串行RapidIO连接功能增强DSP协处理能力
2012-10-7 19:49 3 2635
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则