FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14373|帖子: 104883

1 ... 227 228 229 230231232 233 234 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


小信号DA采样受工频干扰。信号工频干扰电路 leige396 2012-10-26 23:08 5 2750
高速电路板设计技术高速电路板设计 0中国芯0 2012-10-26 22:58 15 3586
xilinx的14.2版，用了一段时间总结 ...2 XILINX 编译 sd drentsi 2012-10-26 22:49 32 9487
ecos-SD卡驱动程序设计驱动程序 SD卡 eCos xiao6666 2012-10-26 22:48 3 2284
ISE11.x中Modelsim仿真库的编译步骤 modelsim 仿真编译星星之火红 2012-10-26 22:47 5 2441
Xilinx FPGA学习资料汇总 FPGA XILINX se 星星之火红 2012-10-26 22:42 4 4502
基于System Generator的FPGA开发总结 generator System FPGA开发星星之火红 2012-10-26 22:41 5 2515
请问epm7128与7256兼容性问题 pi dandanzhou 2012-10-26 11:20 0 1405
求助，verilog中多个模块的引用 verilog LED se flyriz 2012-10-26 08:45 6 3261
基于FPGA的Σ-∆ 转换中抽样滤波器的设计 FPGA 滤波器噪声星星之火红 2012-10-25 17:37 5 3056
ISE12.1抢先使用感受 se 赛灵思 AN 星星之火红 2012-10-25 17:35 2 1635
对FPGA在电机控制系统中作用的思考电机控制系统 FPGA TI 星星之火红 2012-10-25 17:34 1 2095
quartus2中，这个warning 如何消除 warning QUARTUS2 se entepino 2012-10-25 17:10 10 3098
程序中多个实钟带来的问题分享给大家，警醒后来者 ST ic huofeijingfe 2012-10-25 17:08 5 1749
关于sram的讨论 TE access wlinot 2012-10-25 17:06 8 2196
system generator硬件协同仿真时序不收敛的简单解决办法 generator System 星星之火红 2012-10-25 17:06 6 3189
ip核的问题 ip核 FIFO pc mucanhin 2012-10-24 23:37 7 2613
Atlys开发板FPGA Design Flow LAB3的KPSM3程序开发板 FPGA ps 星星之火红 2012-10-24 23:33 2 2230
Atlys开发板FPGA Design Flow LAB4的KPSM3程序 Lab ps Design 星星之火红 2012-10-24 23:33 1 2286
Atlys开发板FPGA Design Flow LAB5的KPSM3程序 Design ps FPGA 星星之火红 2012-10-24 23:33 1 1837
赛灵思 FY13 Q2： 28nm产品销售超2000万美元（ZT) 赛灵思 BLE progra jameswangchip 2012-10-24 16:52 2 1569
FPGA与CPLD有啥区别？哪个更适合用在电机控制中？ FPGA 电机控制不锈钢铁 2012-10-24 16:39 9 3962
在FPGA开发中尽量避免全局复位的使用？（1） FPGA开发 se Reset 星星之火红 2012-10-24 16:23 6 2019
SPARTAN6的DDR2中soft Calibration？？ Calibration DDR spartan6 shiyinjita 2012-10-24 13:18 5 2182
一个简单功能，如何VHDL实现？ ...2 HDL VHDL hd 情场探花 2012-10-24 12:54 22 4474
SPARTAN6中的软校准-第二问？ spartan6 ip TE shiyinjita 2012-10-24 12:51 5 1835
[VHDL] 基于XilinxFPGA的高速Viterbi回溯译码器 Viterbi xilinxFPGA 译码器 gaochy1126 2012-10-24 12:21 1 2155
ISE与EDK联合开发流程 se ip ip核星星之火红 2012-10-24 12:20 16 5092
[CPLD] 基于XilinxFPGAIP核的FFT算法 ip核 xilinxFPGA FPGAIP gaochy1126 2012-10-24 12:20 2 1841
[matlab] 用ISE原理图编辑问题原理图 se symbol 梦语_砭缘 2012-10-24 12:04 7 3244
ep3c的PLL1_CLKOUTn脚可以做普通的io吗？ PLL IO TTL chinaitboy 2012-10-24 08:40 6 3008
[CPLD] 基于Xilinx_PicoBlaze软核的数字频率计的设计与实现 XILINX 数字频率计软核 gaochy1126 2012-10-23 23:57 1 1650
今天解决了一个很基础的问题 define code pc 星星之火红 2012-10-23 23:52 3 1921
[CPLD] XilinxFPGA上电时序分析与设计 xilinxFPGA 时序 AC gaochy1126 2012-10-23 23:29 0 2091
[CPLD] 使用Xilinx的Spartan_6FPGA作DDR芯片测试 DDR FPGA spartan gaochy1126 2012-10-23 23:12 0 1670
在FPGA开发中尽量避免全局复位的使用？（3） FPGA开发信号时序星星之火红 2012-10-23 22:03 3 2032
[CPLD] XilinxSRAM型FPGA抗辐射设计技术研究 FPGA XILINX gaochy1126 2012-10-23 22:02 2 1870
在FPGA开发中尽量避免全局复位的使用？（5） FPGA开发信号布线星星之火红 2012-10-23 22:02 3 1863
在windows 7安装xilinx usb cable成功 CABLE XILINX Windows 星星之火红 2012-10-23 22:02 3 3932
时序的几个概念时序 AD pad 星星之火红 2012-10-23 22:02 16 3204