收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

FPGA verilog的编程心得
2012-10-21 16:26 4 2048
Z:xilinx和altera的fpga的不同之处
2012-10-21 11:46 8 3585
[CPLD] 请教FPGA的边沿检测
2012-10-21 11:28 3 2492
[verilog] Zynq-7000 EPP 开发工具
2012-10-21 08:58 2 1990
第一个EDK实验
2012-10-20 23:42 13 2951
[CPLD] 基于FIash和JTAG接口的FPGA多配置系统
2012-10-20 22:55 1 1848
OpenRisc Forum: QQ 100186899
2012-10-20 22:52 2 2624
基于AD9959的多体制雷达信号源的方案设计
2012-10-20 22:51 1 2386
[matlab] EDK学习总结---XGPIO3
2012-10-20 20:04 3 2800
我需要Zynq!
2012-10-20 20:03 4 2611
Xilinx FPGA学习资料汇总
2012-10-20 20:02 1 1757
牛人对IC验证的独特理解
2012-10-20 13:56 12 10782
FPGA厂商与英特尔的工艺竞赛
2012-10-20 13:51 0 2221
28nm 7系列FPGA助力赛灵思挺进百亿市场
2012-10-20 13:50 0 1806
说说赛灵思(Xilinx )的FPGA 高速串行收发器
2012-10-20 13:46 1 1985
[matlab] modelsim仿真xilinx IP DCM 实例
2012-10-20 13:28 2 2494
赛灵思 FPGA的配置与JTAG
2012-10-20 13:24 3 2651
[VHDL] 视频图像灰度信号直方图均衡的FPGA实现
2012-10-19 23:46 2 2295
[modelsim] 基于多相滤波的数字接收机的FPGA实现
2012-10-19 23:24 1 2225
赛灵思加速驾驶员辅助系统开发
2012-10-19 22:43 2 1958
[FPGA] spartan-6 microboard lx9开发板参考设资料
2012-10-19 21:37 3 2624
简易频谱分析仪
2012-10-19 18:17 2 4267
赛灵思推出ARM汽车级平台,加速汽车驾驶员辅助系统部署 attach_img
2012-10-19 15:20 0 2587
用FPGA实现MAC核所要完成的功能 attach_img
2012-10-19 14:45 1 3180
cygwin 显示中文
2012-10-19 13:11 2 2561
[modelsim] 请问差分时钟输入时序约束怎么做的?
2012-10-19 13:06 2 3695
Modelsim用PLI的方法
2012-10-18 22:55 1 2384
[CPLD] 关于FIFO的IP核的使用
2012-10-18 22:07 0 2646
Verilog PLI 应用举例
2012-10-18 21:52 1 2136
如何Dump波形文件并显示波形
2012-10-18 21:43 1 2709
[verilog] Zynq-7000 SoC平台能够给驾驶员辅助系统开发人员带来更多优势
2012-10-18 21:21 0 2029
赛灵思推出基于ARM®处理器的汽车级平台
2012-10-18 21:18 0 1709
candence文档查阅方式
2012-10-18 21:15 0 1434
VerilogHDL仿真中的宏定义方式
2012-10-18 21:12 0 1775
如何在shell脚本中调用Matlab
2012-10-18 21:12 0 1578
[matlab] EDK学习总结--XGPIO2
2012-10-18 21:08 0 1782
[matlab] EDK学习总结---XGPIO 1
2012-10-18 21:08 0 2018
光纤通信方案求助  ...2
2012-10-18 20:05 20 4711
verilog开发经验。
2012-10-18 16:57 11 2308
使用cadence和mentor的朋友请注意了!
2012-10-18 16:56 4 2625
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部