FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14362|帖子: 104826

1 ... 229 230 231 232233234 235 236 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


牛人对IC验证的独特理解 ic TE ST xjsxjtu 2012-10-20 13:56 12 10739
FPGA厂商与英特尔的工艺竞赛英特尔 FPGA XILINX xuehua230 2012-10-20 13:51 0 2220
28nm 7系列FPGA助力赛灵思挺进百亿市场赛灵思 FPGA TE xuehua230 2012-10-20 13:50 0 1800
说说赛灵思（Xilinx ）的FPGA 高速串行收发器 FPGA XILINX 收发器星星之火红 2012-10-20 13:46 1 1983
[matlab] modelsim仿真xilinx IP DCM 实例 DCM ip 仿真星星之火红 2012-10-20 13:28 2 2478
赛灵思 FPGA的配置与JTAG 赛灵思 FPGA JTAG 星星之火红 2012-10-20 13:24 3 2651
[VHDL] 视频图像灰度信号直方图均衡的FPGA实现图像灰度 FPGA实现信号 gaochy1126 2012-10-19 23:46 2 2287
[modelsim] 基于多相滤波的数字接收机的FPGA实现数字接收机 FPGA实现滤波 gaochy1126 2012-10-19 23:24 1 2218
赛灵思加速驾驶员辅助系统开发赛灵思汽车 AD SuperX-man 2012-10-19 22:43 2 1943
[FPGA] spartan-6 microboard lx9开发板参考设资料开发板 Micro board cen00 2012-10-19 21:37 3 2614
简易频谱分析仪频谱分析仪信号 hz wmsk 2012-10-19 18:17 2 4267
赛灵思推出ARM汽车级平台，加速汽车驾驶员辅助系统部署 ARM 赛灵思汽车驾驶 SuperX-man 2012-10-19 15:20 0 2580
用FPGA实现MAC核所要完成的功能 FPGA实现 mac TE lxAPP 2012-10-19 14:45 1 3174
cygwin 显示中文 cygwin se RTL wmsk 2012-10-19 13:11 2 2551
[modelsim] 请问差分时钟输入时序约束怎么做的？时序时钟信号 flykite 2012-10-19 13:06 2 3685
Modelsim用PLI的方法 modelsim hello 编译 shang651 2012-10-18 22:55 1 2374
[CPLD] 关于FIFO的IP核的使用 FIFO ip核开发板 wuwenjing91 2012-10-18 22:07 0 2644
Verilog PLI 应用举例 verilog se hello shang651 2012-10-18 21:52 1 2134
如何Dump波形文件并显示波形 top ST sd lxAPP 2012-10-18 21:43 1 2708
[verilog] Zynq-7000 SoC平台能够给驾驶员辅助系统开发人员带来更多优势 SOC Zynq-7000 汽车 lxAPP 2012-10-18 21:21 0 2022
赛灵思推出基于ARM®处理器的汽车级平台 ARM 处理器汽车 xuehua230 2012-10-18 21:18 0 1708
candence文档查阅方式 CAN candence ce wmsk 2012-10-18 21:15 0 1431
VerilogHDL仿真中的宏定义方式仿真 VerilogHDL define shang651 2012-10-18 21:12 0 1775
如何在shell脚本中调用Matlab matlab shell脚本 Echo shang651 2012-10-18 21:12 0 1576
[matlab] EDK学习总结--XGPIO2 xgpio AN ST 星星之火红 2012-10-18 21:08 0 1782
[matlab] EDK学习总结---XGPIO 1 xgpio AN ST 星星之火红 2012-10-18 21:08 0 2014
光纤通信方案求助 ...2 光纤通信信号 SFP jovitian 2012-10-18 20:05 20 4626
verilog开发经验。 verilog 代码信号星星之火红 2012-10-18 16:57 11 2288
使用cadence和mentor的朋友请注意了！ cadence mentor root lxAPP 2012-10-18 16:56 4 2613
防止FPGA设计中综合后的信号被优化 FPGA设计信号 TE xiao6666 2012-10-18 16:56 3 4516
[VHDL] ddr2与virtex 5 的连接 DDR virtex 管脚 michelle123 2012-10-18 14:35 4 2527
赛灵思加速驾驶员辅助系统开发(ZT) 赛灵思汽车 AD jameswangchip 2012-10-18 14:07 0 1618
[matlab] 算法级综合器，就是牛X！（妈妈说，标题要长~~~~~~~~~~~~）矩阵 fm hz Oxygen.Chu 2012-10-18 13:06 8 2548
求ise 13.2下载地址 se 毕业设计 miaoxinjxw 2012-10-17 21:24 1 4562
RTL级与行为级 RTL 数据流编写 wuhaidianzi 2012-10-17 21:09 5 2630
ZED zynq 板子到了，启动信息如下 zynq SD卡 sd xuehua230 2012-10-17 21:08 1 1821
硬件描述语言VHDL VHDL 硬件描述语言硬件设计 xjsxjtu 2012-10-17 21:08 14 3121
[verilog] 看到了一个Zynq基本系统 zynq AN TE shang651 2012-10-17 21:00 0 2619
FPGA开发软件问题详解 FPGA开发软件 PLD shang651 2012-10-17 20:58 4 2318
关于NETFPGA-10G敬告国内朋友 FPGA NET XILINX shang651 2012-10-17 20:56 0 2761