今日: 0|主题: 14232|帖子: 104427 收藏 (179)
简易频谱分析仪
2012-10-19 18:17 2 4049
赛灵思推出ARM汽车级平台,加速汽车驾驶员辅助系统部署 attach_img
2012-10-19 15:20 0 2075
用FPGA实现MAC核所要完成的功能 attach_img
2012-10-19 14:45 1 2873
cygwin 显示中文
2012-10-19 13:11 2 2346
[modelsim] 请问差分时钟输入时序约束怎么做的?
2012-10-19 13:06 2 3448
Modelsim用PLI的方法
2012-10-18 22:55 1 2002
[CPLD] 关于FIFO的IP核的使用
2012-10-18 22:07 0 2325
Verilog PLI 应用举例
2012-10-18 21:52 1 1933
如何Dump波形文件并显示波形
2012-10-18 21:43 1 2213
[verilog] Zynq-7000 SoC平台能够给驾驶员辅助系统开发人员带来更多优势
2012-10-18 21:21 0 1743
赛灵思推出基于ARM®处理器的汽车级平台
2012-10-18 21:18 0 1420
candence文档查阅方式
2012-10-18 21:15 0 1314
VerilogHDL仿真中的宏定义方式
2012-10-18 21:12 0 1554
如何在shell脚本中调用Matlab
2012-10-18 21:12 0 1378
[matlab] EDK学习总结--XGPIO2
2012-10-18 21:08 0 1494
[matlab] EDK学习总结---XGPIO 1
2012-10-18 21:08 0 1770
光纤通信方案求助  ...2
2012-10-18 20:05 20 4094
verilog开发经验。
2012-10-18 16:57 11 1987
使用cadence和mentor的朋友请注意了!
2012-10-18 16:56 4 2332
防止FPGA设计中综合后的信号被优化
2012-10-18 16:56 3 4113
[VHDL] ddr2与virtex 5 的连接
2012-10-18 14:35 4 2236
赛灵思加速驾驶员辅助系统开发(ZT)
2012-10-18 14:07 0 1464
[matlab] 算法级综合器,就是牛X!(妈妈说,标题要长~~~~~~~~~~~~)
2012-10-18 13:06 8 2243
求ise 13.2下载地址
2012-10-17 21:24 1 4299
RTL级与行为级
2012-10-17 21:09 5 2267
ZED zynq 板子到了,启动信息如下
2012-10-17 21:08 1 1598
硬件描述语言VHDL
2012-10-17 21:08 14 2649
[verilog] 看到了一个Zynq基本系统
2012-10-17 21:00 0 2316
FPGA开发软件问题 详解
2012-10-17 20:58 4 2049
关于NETFPGA-10G敬告国内朋友
2012-10-17 20:56 0 2433
FPGA在线加载模式简介
2012-10-17 20:54 1 1972
HDMI 转换与传输
2012-10-17 20:45 2 1890
RocketIO及其在高速数据传输中的应用
2012-10-17 20:39 3 1774
[matlab] 问个资源的问题,8bit的加法需要多少LUT?
2012-10-17 17:13 18 4572
FPGA设计经验教训杂谈-2
2012-10-17 13:50 4 1740
FPGA系统设计实战经验分享-硬件篇
2012-10-17 12:59 2 2047
FPGA设计中的编程技巧
2012-10-17 12:59 2 1688
Verilog讨论组精彩内容摘录
2012-10-17 12:58 0 1365
FPGA设计经验教训杂谈
2012-10-17 12:54 0 1478
FPGA面试笔试资料
2012-10-16 22:00 3 1530
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则