收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

防止FPGA设计中综合后的信号被优化
2012-10-18 16:56 3 4522
[VHDL] ddr2与virtex 5 的连接
2012-10-18 14:35 4 2533
赛灵思加速驾驶员辅助系统开发(ZT)
2012-10-18 14:07 0 1621
[matlab] 算法级综合器,就是牛X!(妈妈说,标题要长~~~~~~~~~~~~)
2012-10-18 13:06 8 2563
求ise 13.2下载地址
2012-10-17 21:24 1 4563
RTL级与行为级
2012-10-17 21:09 5 2639
ZED zynq 板子到了,启动信息如下
2012-10-17 21:08 1 1821
硬件描述语言VHDL
2012-10-17 21:08 14 3142
[verilog] 看到了一个Zynq基本系统
2012-10-17 21:00 0 2620
FPGA开发软件问题 详解
2012-10-17 20:58 4 2331
关于NETFPGA-10G敬告国内朋友
2012-10-17 20:56 0 2765
FPGA在线加载模式简介
2012-10-17 20:54 1 2262
HDMI 转换与传输
2012-10-17 20:45 2 2178
RocketIO及其在高速数据传输中的应用
2012-10-17 20:39 3 2179
[matlab] 问个资源的问题,8bit的加法需要多少LUT?
2012-10-17 17:13 18 5394
FPGA设计经验教训杂谈-2
2012-10-17 13:50 4 1985
FPGA系统设计实战经验分享-硬件篇
2012-10-17 12:59 2 2346
FPGA设计中的编程技巧
2012-10-17 12:59 2 2063
Verilog讨论组精彩内容摘录
2012-10-17 12:58 0 1551
FPGA设计经验教训杂谈
2012-10-17 12:54 0 1680
FPGA面试笔试资料
2012-10-16 22:00 3 1757
赛灵思ISE12 设计套件最新功能详解 attachment
2012-10-16 21:50 1 1658
Emacs学习(一)
2012-10-16 21:49 3 1919
在windows下配置编辑VHDL的Emacs
2012-10-16 21:48 1 2362
ISE工具和它生成的文件
2012-10-16 21:38 1 2247
今天上网求Xilinx Driver API的解
2012-10-16 21:38 1 1487
发明一个基于FPGA的机器人阿凡达
2012-10-16 21:36 1 2044
C/C++语言中extern作用范围
2012-10-16 20:59 1 2349
VHDL程序设计的基础知识
2012-10-16 20:50 0 2192
再论初学者如何学习FPGA!
2012-10-16 20:49 2 2015
串口数据解析出错问题分析
2012-10-16 20:46 0 2255
Verilog/VHDL 语言描述规范
2012-10-16 20:45 2 2235
matlab输出mif文件
2012-10-16 20:43 2 3234
VHDL数据类型转换
2012-10-16 20:42 2 2573
VHDL注意事项
2012-10-16 20:41 2 1911
爷爷的笔记本,我看后石化鸟~~~  ...23
2012-10-16 15:15 46 9267
关于FPGA逻辑设计的21个小贴士
2012-10-16 14:04 19 2748
讨论触发信号的在上下沿的采样方式,另外求排队思路? attach_img
2012-10-15 21:45 4 2513
蜻蜓点水之Microblaze-Custom-PLBIP及中断 attach_img digest
2012-10-15 21:36 10 5204
FPGA红了
2012-10-15 21:35 2 2801
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部