FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14237|帖子: 104450 收藏 (180)

1 ... 302 303 304 305306307 308 309 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


请教FPGA延时问题 FPGA PGA 计数器桂电蜗牛 2011-8-21 18:02 2 1923
有人知道veripool么 ip verilog verilo ma9453 2011-8-20 23:38 8 3359
[matlab] ISE11.1生成.bit文件的路径如何设置？ se 电脑 jiyiche 2011-8-20 23:19 3 4022
ispLEVER程序警告求解 isplever TI Multi long9998 2011-8-20 20:31 3 2670
在线讲座:赛灵思7系列FPGA 充分满足严格的功耗预算 FPGA 赛灵思器件 SuperX-man 2011-8-20 17:42 2 2325
一个简单的VerilogHDL程序仿真波形出错，求解！程序仿真 VerilogHDL RS wang1987 2011-8-19 23:58 5 2041
不可多得的赛灵思参考设计资料赛灵思参考设计 XILINX 枯木雨生花 2011-8-19 23:22 4 2682
用88E1111实现千兆以太网和SFP通信的问题 88e1111 SFP 通信 zhubaojun 2011-8-19 21:35 6 7419
altera的DSPBuilder10.0各位有*的吗 altera dspbuilder wangjun403 2011-8-19 16:00* 1 2009
英飞凌(infineon)MCU技术交流 QQ群 212300247 INFINEON MCU 英飞凌 tercel_fly 2011-8-19 12:13 3 2427
能用8个I/O脚输出16位数据么？ I/O 计数器芯片 long9998 2011-8-19 08:36 18 3387
期待大家的加入-源代码共享 ...2 代码源代码 sinetech 2011-8-18 17:02 27 8197
IP核怎么用 ip核 FPGA PGA jakfens 2011-8-18 15:08 0 2074
[CPLD] 求救！！为啥程序烧不进FPGA里面 ...2 3 FPGA CABLE BLE jakfens 2011-8-18 12:43 46 10446
[matlab] ISE 的MAP的选项starting placer cost table有什么用 ACER starting table wahahaabc 2011-8-17 13:24 9 8681
简洁易懂FPGA设计时序约束方案 FPGA设计时序 IO jsgongxing 2011-8-17 13:09 0 2085
FPGA驱动LCD,求教 LCD fpga驱动接口 hys0401 2011-8-16 22:04 6 2701
[FPGA] EXCD_1开发板的高速I/O扩展接口在哪可以买到开发板接口 I/O 墨攻1991 2011-8-16 20:20 5 3008
spartan3-400a移植AC97 CORE spartan3 AC LIU_XF 2011-8-16 19:47 19 4275
正弦波，三角波。锯齿波的产生？正弦波三角波锯齿波 ottomia 2011-8-16 19:23 5 3799
[CPLD] 关于sparten_3E实验班串口输出的问题。 TE 串口输出 se daiy5210 2011-8-16 19:00 16 3709
Xilinx发布Spartan-6 FPGA和Virtex-6 FPGA DSP开发套件 FPGA XILINX DSP开发 dolido 2011-8-16 18:55 3 2086
请教！我想自己做个小项目，利用FPGA开发板！请各位指点下 FPGA PGA 开发板 wudebao5220150 2011-8-16 16:25 4 3581
关于verilog中 task编写的问题 verilog 编写阻塞 jakfens 2011-8-16 10:20 3 2691
占个座，推荐drentsi 当斑竹 FPGA PGA 因特网用户 2011-8-15 12:18 12 3208
DIY ProASIC3 烧写器 DIY ProASIC3 烧写器 kouten 2011-8-15 09:54 0 2026
杭州哪个学校FPGA硕士研究生最好 FPGA PGA ddtx 2011-8-14 23:33 14 4451
verilog 顶层模块调用子模块子模块调用子模块的疑问 verilog 信号 ST XLDZZ 2011-8-14 11:23 8 17667
sdram耗资源多还是tft驱动耗资源多? SDRAM TFT驱动 zhtoad11 2011-8-12 23:39 4 2439
问一下 xilinx的芯片 XILINX 芯片 FPGA jakfens 2011-8-12 16:43 2 1781
FPGA可能坏了 FPGA 接口 LED jakfens 2011-8-12 16:28 10 2485
[matlab] DSP48E把一些寄存器吸收到内部对timing的影响? Timing DSP AutoESL 2011-8-12 16:13 5 2592
怎样搞定VLYNQ? se ip zhongxon 2011-8-12 11:29 2 3850
关于Verlog TASK的问题 verlog verilog 编写 jakfens 2011-8-12 08:52 6 2948
新手请教一点语法问题 LED Architecture dc kun5979 2011-8-11 21:05 3 2549
BDTI研究认证以DSP为核心的 FPGA设计的高水平综合(HLS)流程 DSP FPGA设计 TI AutoESL 2011-8-11 13:09 0 1915
大家在工作中都用哪个系列的芯片? 芯片 AutoESL 2011-8-11 10:16 8 2336
大家有用PX1011A实现PCI-E的吗？ pci-e ip FPGA zhubaojun 2011-8-11 08:54 5 2703
请推荐一款能够驱动TFT,SDRAM,NAND flash的FPGA,价格低 flash FPGA NAND zhtoad11 2011-8-10 22:56 0 1769
[matlab] 如何将自己写的VHDL/verilog模块封装成IP核? ip核 verilog heitai 2011-8-10 17:43 4 3648